| M. Hashimoto, X. Bai, N. Banno, M. Tada, T, Sakamoto, J. Yu, R. Doi, Y. Araki, H. Onodera, T, Imagawa, H. Ochi, K. Wakabayashi, Y. Mitsuyama, T. Sugibayashi |
M. Hashimoto, X. Bai, N. Banno, M. Tada, T, Sakamoto, J. Yu, R. Doi, Y. Araki, H. Onodera, T, Imagawa, H. Ochi, K. Wakabayashi, Y. Mitsuyama, T. Sugibayashi |
|
Via-Switch FPGA: 65nm CMOS Implementation and Architecture Extension for AI Applications |
Via-Switch FPGA: 65nm CMOS Implementation and Architecture Extension for AI Applications |
|
Technical Digest of International Solid-State Circuits Conference (ISSCC) |
Technical Digest of International Solid-State Circuits Conference (ISSCC) |
|
2020/02 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
On-Chip Cache Architecture Exploiting Hybrid Memory Structures for Near-Threshold Computing |
On-Chip Cache Architecture Exploiting Hybrid Memory Structures for Near-Threshold Computing |
On-Chip Cache Architecture Exploiting Hybrid Memory Structures for Near-Threshold Computing |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1741-1750 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1741-1750 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1741-1750 |
2019/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Methods for Reducing Power and Area of BDD-Based Optical Logic Circuits |
Methods for Reducing Power and Area of BDD-Based Optical Logic Circuits |
Methods for Reducing Power and Area of BDD-Based Optical Logic Circuits |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1751-1759 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1751-1759 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1751-1759 |
2019/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
|
集積ナノフォトニクスに基づく近似並列乗算器を用いた低レイテンシ光ニューラルネットワーク |
集積ナノフォトニクスに基づく近似並列乗算器を用いた低レイテンシ光ニューラルネットワーク |
|
デザインガイア2019, 1-6 |
デザインガイア2019, 1-6 |
, 1-6 |
2019/11 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Akira Tsuchiya, Akitaka Hiratsuka, Kenji Tanaka, Hiroyuki Fukuyama, Naoki Miura, Hideyuki Nosaka, Hidetoshi Onodera |
Akira Tsuchiya, Akitaka Hiratsuka, Kenji Tanaka, Hiroyuki Fukuyama, Naoki Miura, Hideyuki Nosaka, Hidetoshi Onodera |
Akira Tsuchiya, Akitaka Hiratsuka, Kenji Tanaka, Hiroyuki Fukuyama, Naoki Miura, Hideyuki Nosaka, Hidetoshi Onodera |
A 45 Gb/s, 98 fJ/bit, 0.02 mm2 Transimpedance Amplifier with Peaking-Dedicated Inductor in 65-nm CMOS |
A 45 Gb/s, 98 fJ/bit, 0.02 mm2 Transimpedance Amplifier with Peaking-Dedicated Inductor in 65-nm CMOS |
A 45 Gb/s, 98 fJ/bit, 0.02 mm2 Transimpedance Amplifier with Peaking-Dedicated Inductor in 65-nm CMOS |
2019 32nd IEEE International System-on-Chip Conference (SOCC), 150-154 |
2019 32nd IEEE International System-on-Chip Conference (SOCC), 150-154 |
2019 32nd IEEE International System-on-Chip Conference (SOCC), 150-154 |
2019/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 永井 健太郎, 塩見 準, 小野寺 秀俊 |
永井 健太郎, 塩見 準, 小野寺 秀俊 |
|
P/Nウェル電圧を独立に制御可能なDLL型基板電圧生成回路 |
P/Nウェル電圧を独立に制御可能なDLL型基板電圧生成回路 |
|
DAシンポジウム2019, 220-225 |
DAシンポジウム2019, 220-225 |
, 220-225 |
2019/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 松尾 亮祐, 塩見 準, 小野寺 秀俊, 石原 亨, 新家 昭彦, 納富 雅也 |
松尾 亮祐, 塩見 準, 小野寺 秀俊, 石原 亨, 新家 昭彦, 納富 雅也 |
|
二分決定グラフに基づく光論理回路の消費電力削減手法 |
二分決定グラフに基づく光論理回路の消費電力削減手法 |
|
DAシンポジウム2019, 87-92 |
DAシンポジウム2019, 87-92 |
, 87-92 |
2019/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 内田 翼, 塩見 準, 石原 亨, 小野寺 秀俊 |
内田 翼, 塩見 準, 石原 亨, 小野寺 秀俊 |
|
広範囲な電圧領域で動作するフリップフロップのタイミング特性モデル |
広範囲な電圧領域で動作するフリップフロップのタイミング特性モデル |
|
DAシンポジウム2019, 172-177 |
DAシンポジウム2019, 172-177 |
, 172-177 |
2019/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 今井 悠貴, 塩見 準, 石原 亨, 小野寺 秀俊, 新家 昭彦, 納富 雅也 |
今井 悠貴, 塩見 準, 石原 亨, 小野寺 秀俊, 新家 昭彦, 納富 雅也 |
|
波長分割多重を用いたブース法に基づく光並列乗算器の構成手法 |
波長分割多重を用いたブース法に基づく光並列乗算器の構成手法 |
|
DAシンポジウム2019, 81-86 |
DAシンポジウム2019, 81-86 |
, 81-86 |
2019/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 荒木 佑介, 松田 崇史, 塩見 準, 小野寺 秀俊 |
荒木 佑介, 松田 崇史, 塩見 準, 小野寺 秀俊 |
|
先端微細加工プロセスで実現するビアスイッチFPGAの性能解析 |
先端微細加工プロセスで実現するビアスイッチFPGAの性能解析 |
|
DAシンポジウム2019, 33-38 |
DAシンポジウム2019, 33-38 |
, 33-38 |
2019/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Naoki Banno, Koichiro Okamoto, Noriyuki Iguchi, Hiroyuki Ochi, Hidetoshi Onodera, Masanori Hashimoto, Tadahiko Sugibayashi, Toshitsugu Sakamoto, Munehiro Tada |
Naoki Banno, Koichiro Okamoto, Noriyuki Iguchi, Hiroyuki Ochi, Hidetoshi Onodera, Masanori Hashimoto, Tadahiko Sugibayashi, Toshitsugu Sakamoto, Munehiro Tada |
Naoki Banno, Koichiro Okamoto, Noriyuki Iguchi, Hiroyuki Ochi, Hidetoshi Onodera, Masanori Hashimoto, Tadahiko Sugibayashi, Toshitsugu Sakamoto, Munehiro Tada |
Low-Power Crossbar Switch With Two-Varistor Selected Complementary Atom Switch (2V-1CAS; Via-Switch) for Nonvolatile FPGA |
Low-Power Crossbar Switch With Two-Varistor Selected Complementary Atom Switch (2V-1CAS; Via-Switch) for Nonvolatile FPGA |
Low-Power Crossbar Switch With Two-Varistor Selected Complementary Atom Switch (2V-1CAS; Via-Switch) for Nonvolatile FPGA |
IEEE Trans. on Electron Devices, 66, 8, 3331-3336 |
IEEE Trans. on Electron Devices, 66, 8, 3331-3336 |
IEEE Trans. on Electron Devices, 66, 8, 3331-3336 |
2019/08 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Takuya Koyanagi, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Takuya Koyanagi, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Takuya Koyanagi, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A Design Method of a Cell-Based Amplifier for Body Bias Generation |
A Design Method of a Cell-Based Amplifier for Body Bias Generation |
A Design Method of a Cell-Based Amplifier for Body Bias Generation |
IEICE Transactions on IEICE Transactions on Electronics, E102-C, 7, 565-572 |
IEICE Transactions on IEICE Transactions on Electronics, E102-C, 7, 565-572 |
IEICE Transactions on IEICE Transactions on Electronics, E102-C, 7, 565-572 |
2019/07 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Akira Tsuchiya, Akitaka Hiratsuka, Toshiyuki Inoue, Keiji Kishine, Hidetoshi Onodera |
Akira Tsuchiya, Akitaka Hiratsuka, Toshiyuki Inoue, Keiji Kishine, Hidetoshi Onodera |
Akira Tsuchiya, Akitaka Hiratsuka, Toshiyuki Inoue, Keiji Kishine, Hidetoshi Onodera |
Impact of On-Chip Inductor and Power-Delivery-Network Stacking on Signal and Power Integrity |
Impact of On-Chip Inductor and Power-Delivery-Network Stacking on Signal and Power Integrity |
Impact of On-Chip Inductor and Power-Delivery-Network Stacking on Signal and Power Integrity |
IEICE Transaction on Electronics, E102-C, 7, 573-579 |
IEICE Transaction on Electronics, E102-C, 7, 573-579 |
IEICE Transaction on Electronics, E102-C, 7, 573-579 |
2019/07 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Yih-Lang Li, Shih-Ting Lin, Shinichi Nishizawa, Hong-Yan Su, Ming-Jie Fong, Oscar Chen, Hidetoshi Onodera |
Yih-Lang Li, Shih-Ting Lin, Shinichi Nishizawa, Hong-Yan Su, Ming-Jie Fong, Oscar Chen, Hidetoshi Onodera |
Yih-Lang Li, Shih-Ting Lin, Shinichi Nishizawa, Hong-Yan Su, Ming-Jie Fong, Oscar Chen, Hidetoshi Onodera |
NCTUcell: A DDA-Aware Cell Library Generator for FinFET Structure with Implicitly Adjustable Grid Map |
NCTUcell: A DDA-Aware Cell Library Generator for FinFET Structure with Implicitly Adjustable Grid Map |
NCTUcell: A DDA-Aware Cell Library Generator for FinFET Structure with Implicitly Adjustable Grid Map |
Proceedings of the 56th Annual Design Automation Conference 2019, 1-6 |
Proceedings of the 56th Annual Design Automation Conference 2019, 1-6 |
Proceedings of the 56th Annual Design Automation Conference 2019, 1-6 |
2019/06/02 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A.K.M. Mahfuzul Islam, Ryota Shimizu, Hidetoshi Onodera |
|
A.K.M. Mahfuzul Islam, Ryota Shimizu, Hidetoshi Onodera |
Analysis of Random Telegraph Noise (RTN) at Near-Threshold Operation by Measuring 154k Ring Oscillators |
Analysis of Random Telegraph Noise (RTN) at Near-Threshold Operation by Measuring 154k Ring Oscillators |
Analysis of Random Telegraph Noise (RTN) at Near-Threshold Operation by Measuring 154k Ring Oscillators |
2019 IEEE International Reliability Physics Symposium (IRPS), 1-6 |
2019 IEEE International Reliability Physics Symposium (IRPS), 1-6 |
2019 IEEE International Reliability Physics Symposium (IRPS), 1-6 |
2019/04 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 塩見準, 石原亨, 小野寺秀俊 |
塩見準, 石原亨, 小野寺秀俊 |
|
リアルタイム電圧最適化によるマルチタスク処理の消費エネルギー最小化 |
リアルタイム電圧最適化によるマルチタスク処理の消費エネルギー最小化 |
|
ETNET2019 |
ETNET2019 |
|
2019/03 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 松尾亮祐, 塩見凖, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
松尾亮祐, 塩見凖, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
BDDに基づく光論理回路の素子数削減と消費電力低減 |
BDDに基づく光論理回路の素子数削減と消費電力低減 |
Methods for Reducing Power and Area of BDD-based Optical Logic Circuits |
信学技報VLD2018-116, 139-144 |
信学技報VLD2018-116, 139-144 |
, 139-144 |
2019/02 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| A.K.M. Mahfuzul Islam, Hidetoshi Onodera |
A.K.M. Mahfuzul Islam, Hidetoshi Onodera |
A.K.M. Mahfuzul Islam, Hidetoshi Onodera |
Circuit Techniques for Device-Circuit Interaction toward Minimum Energy Operation  |
Circuit Techniques for Device-Circuit Interaction toward Minimum Energy Operation |
Circuit Techniques for Device-Circuit Interaction toward Minimum Energy Operation |
IPSJ Transactions on System LSI Design Methodology, 12, 2-12 |
IPSJ Transactions on System LSI Design Methodology, 12, 2-12 |
IPSJ Transactions on System LSI Design Methodology, 12, 2-12 |
2019/02 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
BDD-based Synthesis of Optical Logic Circuits Exploting Wavelength Division Multiplexing |
BDD-based Synthesis of Optical Logic Circuits Exploting Wavelength Division Multiplexing |
BDD-based Synthesis of Optical Logic Circuits Exploting Wavelength Division Multiplexing |
Proceedings of the 24th Asia and South Pacific Design Automation Conference |
Proceedings of the 24th Asia and South Pacific Design Automation Conference |
Proceedings of the 24th Asia and South Pacific Design Automation Conference |
2019/01 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Hiroki Hihara, Akira Iwasaki, Masanori Hashimoto, Hiroyuki Ochi, Yukio Mitsuyama, Hidetoshi Onodera, Hiroyuki Kanbara, Kazutoshi Wakabayashi, Tadahiko Sugibayashi, Takashi Takenaka, Hiromitsu Hada, Munehiro Tada, Makoto Miyamura, Toshitsugu Sakamoto |
Hiroki Hihara, Akira Iwasaki, Masanori Hashimoto, Hiroyuki Ochi, Yukio Mitsuyama, Hidetoshi Onodera, Hiroyuki Kanbara, Kazutoshi Wakabayashi, Tadahiko Sugibayashi, Takashi Takenaka, Hiromitsu Hada, Munehiro Tada, Makoto Miyamura, Toshitsugu Sakamoto |
Hiroki Hihara, Akira Iwasaki, Masanori Hashimoto, Hiroyuki Ochi, Yukio Mitsuyama, Hidetoshi Onodera, Hiroyuki Kanbara, Kazutoshi Wakabayashi, Tadahiko Sugibayashi, Takashi Takenaka, Hiromitsu Hada, Munehiro Tada, Makoto Miyamura, Toshitsugu Sakamoto |
Sensor Signal Processing Using High-Level Synthesis With a Layered Architecture |
Sensor Signal Processing Using High-Level Synthesis With a Layered Architecture |
Sensor Signal Processing Using High-Level Synthesis With a Layered Architecture |
IEEE Embedded Systems Letters, 10, 4, 119-122 |
IEEE Embedded Systems Letters, 10, 4, 119-122 |
IEEE Embedded Systems Letters, 10, 4, 119-122 |
2018/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Shinichi NISHIZAWA, Hidetoshi ONODERA |
Shinichi NISHIZAWA, Hidetoshi ONODERA |
Shinichi NISHIZAWA, Hidetoshi ONODERA |
Design Methodology for Variation Tolerant D-Flip-Flop Using Regression Analysis |
Design Methodology for Variation Tolerant D-Flip-Flop Using Regression Analysis |
Design Methodology for Variation Tolerant D-Flip-Flop Using Regression Analysis |
IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences, E101-A, 12, 2222-2230 |
IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences, E101-A, 12, 2222-2230 |
IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences, E101-A, 12, 2222-2230 |
2018/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Akitaka Hiratsuka, Akira Tsuchiya, Kcnji Tanaka, Hiroyuki Fukuyama, Naoki Miura, Hideyuki Nosaka, Hidetoshi Onodera |
|
Akitaka Hiratsuka, Akira Tsuchiya, Kcnji Tanaka, Hiroyuki Fukuyama, Naoki Miura, Hideyuki Nosaka, Hidetoshi Onodera |
A Low Input Referred Noise and Low Crosstalk Noise 25 Gb/s Transimpedance Amplifier with Inductor-Less Bandwidth Compensation |
A Low Input Referred Noise and Low Crosstalk Noise 25 Gb/s Transimpedance Amplifier with Inductor-Less Bandwidth Compensation |
A Low Input Referred Noise and Low Crosstalk Noise 25 Gb/s Transimpedance Amplifier with Inductor-Less Bandwidth Compensation |
2018 IEEE Asian Solid-State Circuits Conference (A-SSCC), 69-72 |
2018 IEEE Asian Solid-State Circuits Conference (A-SSCC), 69-72 |
2018 IEEE Asian Solid-State Circuits Conference (A-SSCC), 69-72 |
2018/11 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
An Integrated Optical Parallel Multiplier Exploiting Approximate Binary Logarithms towards Light Speed Data Processing |
An Integrated Optical Parallel Multiplier Exploiting Approximate Binary Logarithms towards Light Speed Data Processing |
An Integrated Optical Parallel Multiplier Exploiting Approximate Binary Logarithms towards Light Speed Data Processing |
2018 IEEE International Conference on Rebooting Computing (ICRC), 62-67 |
2018 IEEE International Conference on Rebooting Computing (ICRC), 62-67 |
2018 IEEE International Conference on Rebooting Computing (ICRC), 62-67 |
2018/11 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Takumi Egawa, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Shota Kita, Kengo Nozaki, Kenta Takata, Masaya Notomi |
Takumi Egawa, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Shota Kita, Kengo Nozaki, Kenta Takata, Masaya Notomi |
Takumi Egawa, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Shota Kita, Kengo Nozaki, Kenta Takata, Masaya Notomi |
Multi-Level Optimization for Large Fan-In Optical Logic Circuits using Integrated Nanophotonics |
Multi-Level Optimization for Large Fan-In Optical Logic Circuits using Integrated Nanophotonics |
Multi-Level Optimization for Large Fan-In Optical Logic Circuits using Integrated Nanophotonics |
2018 IEEE International Conference on Rebooting Computing (ICRC), 43-50 |
2018 IEEE International Conference on Rebooting Computing (ICRC), 43-50 |
2018 IEEE International Conference on Rebooting Computing (ICRC), 43-50 |
2018/11 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A.K.M. Mahfuzul Islam, Hidetoshi Onodera |
A.K.M. Mahfuzul Islam, Hidetoshi Onodera |
A.K.M. Mahfuzul Islam, Hidetoshi Onodera |
PVT^2: Process, Voltage, Temperature and Time-dependent Variability in Scaled CMOS Process |
PVT^2: Process, Voltage, Temperature and Time-dependent Variability in Scaled CMOS Process |
PVT^2: Process, Voltage, Temperature and Time-dependent Variability in Scaled CMOS Process |
IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN (ICCAD ’18) |
IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN (ICCAD ’18) |
IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN (ICCAD ’18) |
2018/11 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
A Light Speed Optical Approximate Parallel Multiplier and Its Applications |
A Light Speed Optical Approximate Parallel Multiplier and Its Applications |
A Light Speed Optical Approximate Parallel Multiplier and Its Applications |
PHOTONICS: Photonics-Optics Technology Oriented Networking, Information, and Computing Systems |
PHOTONICS: Photonics-Optics Technology Oriented Networking, Information, and Computing Systems |
PHOTONICS: Photonics-Optics Technology Oriented Networking, Information, and Computing Systems |
2018/10 |
有 |
英語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Tatsuhiro Higuchi, Tohru Ishihara, Hidetoshi Onodera |
Tatsuhiro Higuchi, Tohru Ishihara, Hidetoshi Onodera |
Tatsuhiro Higuchi, Tohru Ishihara, Hidetoshi Onodera |
Performance Modeling of VIA-switch FPGA for Device-Circuit-Architecture Co-Optimization |
Performance Modeling of VIA-switch FPGA for Device-Circuit-Architecture Co-Optimization |
Performance Modeling of VIA-switch FPGA for Device-Circuit-Architecture Co-Optimization |
The 31st IEEE International System-on-Chip Conference, 112-117 |
The 31st IEEE International System-on-Chip Conference, 112-117 |
The 31st IEEE International System-on-Chip Conference, 112-117 |
2018/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 小柳卓也, 塩見準, 石原亨, 小野寺秀俊 |
小柳卓也, 塩見準, 石原亨, 小野寺秀俊 |
|
セルベース設計に適合した基板バイアス制御用増幅回路の設計手法 |
セルベース設計に適合した基板バイアス制御用増幅回路の設計手法 |
|
DAシンポジウム2018, 172-177 |
DAシンポジウム2018, 172-177 |
, 172-177 |
2018/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 松尾亮祐, 塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
松尾亮祐, 塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
|
波長多重技術を活用したBDDに基づく光論理回路の設計手法 |
波長多重技術を活用したBDDに基づく光論理回路の設計手法 |
|
DAシンポジウム2018, 51-56 |
DAシンポジウム2018, 51-56 |
, 51-56 |
2018/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 塩見凖, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
塩見凖, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
|
集積ナノフォトニクスに基づく近似二進対数を用いた低レイテンシ光並列乗算器 |
集積ナノフォトニクスに基づく近似二進対数を用いた低レイテンシ光並列乗算器 |
|
DAシンポジウム2018, 57-62 |
DAシンポジウム2018, 57-62 |
, 57-62 |
2018/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 松尾亮祐, 塩見凖, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
松尾亮祐, 塩見凖, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
|
波長多重を用いた二分決定グラフに基づく光論理回路の合成 |
波長多重を用いた二分決定グラフに基づく光論理回路の合成 |
|
DAシンポジウム2018, 51-56 |
DAシンポジウム2018, 51-56 |
, 51-56 |
2018/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Toshiyuki Inoue, Ryosuke Noguchi, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera |
Toshiyuki Inoue, Ryosuke Noguchi, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera |
Toshiyuki Inoue, Ryosuke Noguchi, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera |
Low-Power and High-Linearity Inductorless Low-Noise Amplifiers with Active-Shunt-Feedback in 65-nm CMOS Technology |
Low-Power and High-Linearity Inductorless Low-Noise Amplifiers with Active-Shunt-Feedback in 65-nm CMOS Technology |
Low-Power and High-Linearity Inductorless Low-Noise Amplifiers with Active-Shunt-Feedback in 65-nm CMOS Technology |
2018 IEEE 61st International Midwest Symposium on Circuits and Systems (MWSCAS), 751-954 |
2018 IEEE 61st International Midwest Symposium on Circuits and Systems (MWSCAS), 751-954 |
2018 IEEE 61st International Midwest Symposium on Circuits and Systems (MWSCAS), 751-954 |
2018/08 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A.K.M. Mahfuzul Islam, Hidetoshi Onodera |
|
A.K.M. Mahfuzul Islam, Hidetoshi Onodera |
Worst-Case Performance Analysis Under Random Telegraph Noise Induced Threshold Voltage Variability |
Worst-Case Performance Analysis Under Random Telegraph Noise Induced Threshold Voltage Variability |
Worst-Case Performance Analysis Under Random Telegraph Noise Induced Threshold Voltage Variability |
2018 28th International Symposium on Power and Timing Modeling, Optimization and Simulation (PATMOS), 140-146 |
2018 28th International Symposium on Power and Timing Modeling, Optimization and Simulation (PATMOS), 140-146 |
2018 28th International Symposium on Power and Timing Modeling, Optimization and Simulation (PATMOS), 140-146 |
2018/07 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Maximizing Energy Efficiency of On-Chip Caches Exploiting Hybrid Memory Structure |
Maximizing Energy Efficiency of On-Chip Caches Exploiting Hybrid Memory Structure |
Maximizing Energy Efficiency of On-Chip Caches Exploiting Hybrid Memory Structure |
28th International Symposium on Power and Timing Modeling, Optimization and Simulation (PATMOS), 237-242 |
28th International Symposium on Power and Timing Modeling, Optimization and Simulation (PATMOS), 237-242 |
28th International Symposium on Power and Timing Modeling, Optimization and Simulation (PATMOS), 237-242 |
2018/07 |
有 |
|
研究論文(国際会議プロシーディングス) |
公開 |
| Yosuke Okamura, Tohru Ishihara, Hidetoshi Onodera |
Yosuke Okamura, Tohru Ishihara, Hidetoshi Onodera |
Yosuke Okamura, Tohru Ishihara, Hidetoshi Onodera |
Independent N-well and P-well Biasing for Minimum Leakage Energy Operation |
Independent N-well and P-well Biasing for Minimum Leakage Energy Operation |
Independent N-well and P-well Biasing for Minimum Leakage Energy Operation |
The International Symposium on On-Line Testing and Robust System Design (IOLTS), 177-182 |
The International Symposium on On-Line Testing and Robust System Design (IOLTS), 177-182 |
The International Symposium on On-Line Testing and Robust System Design (IOLTS), 177-182 |
2018/07 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Jun Shiomi, Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera |
|
Jun Shiomi, Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera |
Minimum Energy Point Tracking with All-Digital On-Chip Sensors |
Minimum Energy Point Tracking with All-Digital On-Chip Sensors |
Minimum Energy Point Tracking with All-Digital On-Chip Sensors |
ASP Journal of Low Power Electronics, 14, 2 |
ASP Journal of Low Power Electronics, 14, 2 |
ASP Journal of Low Power Electronics, 14, 2 |
2018/06 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 福田 展和, 塩見 準, 石原 亨, 小野寺 秀俊 |
福田 展和, 塩見 準, 石原 亨, 小野寺 秀俊 |
|
幅広い動作環境にわたってLSIの最大遅延特性を追跡するクリティカルパスレプリカの構成法 |
幅広い動作環境にわたってLSIの最大遅延特性を追跡するクリティカルパスレプリカの構成法 |
|
第184回システムとLSIの設計技術研究発表会, 2018-SLDM-184, 5, 1-6 |
第184回システムとLSIの設計技術研究発表会, 2018-SLDM-184, 5, 1-6 |
, 2018-SLDM-184, 5, 1-6 |
2018/05 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| A. Tsuchiya, A. Hiratsuka, T. Inoue, K. Kishine, H. Onodera |
A. Tsuchiya, A. Hiratsuka, T. Inoue, K. Kishine, H. Onodera |
A. Tsuchiya, A. Hiratsuka, T. Inoue, K. Kishine, H. Onodera |
Impact of On-Chip Multi-Layered Inductor on Signal and Power Integrity of Underlying Power-Ground Net |
Impact of On-Chip Multi-Layered Inductor on Signal and Power Integrity of Underlying Power-Ground Net |
Impact of On-Chip Multi-Layered Inductor on Signal and Power Integrity of Underlying Power-Ground Net |
22nd IEEE Workshop on Signal and Power Integrity, 1-4 |
22nd IEEE Workshop on Signal and Power Integrity, 1-4 |
22nd IEEE Workshop on Signal and Power Integrity, 1-4 |
2018/05 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Yuuki Imai, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Shota Kita, Kengo Nozaki, Kenta Takata, Masaya Notomi |
Yuuki Imai, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Shota Kita, Kengo Nozaki, Kenta Takata, Masaya Notomi |
Yuuki Imai, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Shota Kita, Kengo Nozaki, Kenta Takata, Masaya Notomi |
An Optical Parallel Multiplier Using Nanophotonic Analog Adders and Optoelectronic Analog-to-Digital Converters |
An Optical Parallel Multiplier Using Nanophotonic Analog Adders and Optoelectronic Analog-to-Digital Converters |
An Optical Parallel Multiplier Using Nanophotonic Analog Adders and Optoelectronic Analog-to-Digital Converters |
OSA Technical Digest of Conference on Lasers and Electro-Optics (CLEO 2018), JW2A.50 |
OSA Technical Digest of Conference on Lasers and Electro-Optics (CLEO 2018), JW2A.50 |
OSA Technical Digest of Conference on Lasers and Electro-Optics (CLEO 2018), JW2A.50 |
2018/05 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 塩見準, 石原亨, 小野寺秀俊 |
塩見準, 石原亨, 小野寺秀俊 |
|
選択的活性化によるスタンダードセルメモリの低消費エネルギー化 |
選択的活性化によるスタンダードセルメモリの低消費エネルギー化 |
|
電子情報通信学会技術研究報告, 117, 455, 211-216 |
電子情報通信学会技術研究報告, 117, 455, 211-216 |
, 117, 455, 211-216 |
2018/03 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Yuta Nagaoka, Tohru Ishihara, Hidetoshi Onodera |
Yuta Nagaoka, Tohru Ishihara, Hidetoshi Onodera |
Yuta Nagaoka, Tohru Ishihara, Hidetoshi Onodera |
Energy and Delay Optimized Multiplexer-tree Structure for Scaled Voltage Operation |
Energy and Delay Optimized Multiplexer-tree Structure for Scaled Voltage Operation |
Energy and Delay Optimized Multiplexer-tree Structure for Scaled Voltage Operation |
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies, 290-295 |
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies, 290-295 |
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies, 290-295 |
2018/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Takumi Egawa, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Shota Kita, Kengo, Kenta Takata, Masaya Notomi |
Takumi Egawa, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Shota Kita, Kengo, Kenta Takata, Masaya Notomi |
Takumi Egawa, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Shota Kita, Kengo, Kenta Takata, Masaya Notomi |
A Method of Minimizing Latency in Large Fan-In Optical Logic Circuits with Integrated Nanophotonic Technologies |
A Method of Minimizing Latency in Large Fan-In Optical Logic Circuits with Integrated Nanophotonic Technologies |
A Method of Minimizing Latency in Large Fan-In Optical Logic Circuits with Integrated Nanophotonic Technologies |
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies, 320-325 |
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies, 320-325 |
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies, 320-325 |
2018/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A Hybrid Caching System Using SRAM and Standard-Cell Memory for Energy-Efficient Near-Threshold Circuits |
A Hybrid Caching System Using SRAM and Standard-Cell Memory for Energy-Efficient Near-Threshold Circuits |
A Hybrid Caching System Using SRAM and Standard-Cell Memory for Energy-Efficient Near-Threshold Circuits |
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies, 56-61 |
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies, 56-61 |
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies, 56-61 |
2018/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Yuuki Imai, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Shota Kita, Kengo Nozaki, Kenta Takata, Masaya Notomi |
|
Yuuki Imai, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Shota Kita, Kengo Nozaki, Kenta Takata, Masaya Notomi |
An Integrated Optical Parallel Multiplier based on Nanophotonic Analog Adders and Optoelectronic AD Converters |
An Integrated Optical Parallel Multiplier based on Nanophotonic Analog Adders and Optoelectronic AD Converters |
An Integrated Optical Parallel Multiplier based on Nanophotonic Analog Adders and Optoelectronic AD Converters |
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies, 100-105 |
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies, 100-105 |
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies, 100-105 |
2018/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A.K.M. Mahfuzul Islam, Masashi Oka, Hidetoshi Onodera |
|
A.K.M. Mahfuzul Islam, Masashi Oka, Hidetoshi Onodera |
Measurement of Temperature Effect on Random Telegraph Noise Induced Delay Flucutuation |
Measurement of Temperature Effect on Random Telegraph Noise Induced Delay Flucutuation |
Measurement of Temperature Effect on Random Telegraph Noise Induced Delay Flucutuation |
Proceedings of the 2018 International Conference on Microelectronic Test Sturucure, 210-215 |
Proceedings of the 2018 International Conference on Microelectronic Test Sturucure, 210-215 |
Proceedings of the 2018 International Conference on Microelectronic Test Sturucure, 210-215 |
2018/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Tadashi Kishimoto, Tohru Ishihara, Hidetoshi Onodera |
|
Tadashi Kishimoto, Tohru Ishihara, Hidetoshi Onodera |
On-Chip Reconfigurable Monitor Circuit for Process Variation and Temperature Estimation |
On-Chip Reconfigurable Monitor Circuit for Process Variation and Temperature Estimation |
On-Chip Reconfigurable Monitor Circuit for Process Variation and Temperature Estimation |
International Conference on Microelectronic Test Structures (ICMTS), 111-116 |
International Conference on Microelectronic Test Structures (ICMTS), 111-116 |
International Conference on Microelectronic Test Structures (ICMTS), 111-116 |
2018/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Shu Hokimoto, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
|
Shu Hokimoto, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
All-Digital On-Chip Heterogeneous Sensors for Tracking the Minimum Energy Point of Processors |
All-Digital On-Chip Heterogeneous Sensors for Tracking the Minimum Energy Point of Processors |
All-Digital On-Chip Heterogeneous Sensors for Tracking the Minimum Energy Point of Processors |
International Conference on Microelectronic Test Structures (ICMTS), 128-133 |
International Conference on Microelectronic Test Structures (ICMTS), 128-133 |
International Conference on Microelectronic Test Structures (ICMTS), 128-133 |
2018/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
|
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Individual Voltage Scaling in Logic and Memory Circuits towards Runtime Energy Optimization in Processors |
Individual Voltage Scaling in Logic and Memory Circuits towards Runtime Energy Optimization in Processors |
Individual Voltage Scaling in Logic and Memory Circuits towards Runtime Energy Optimization in Processors |
International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 45-50 |
International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 45-50 |
International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 45-50 |
2018/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Tadashi Kishimoto, Tohru Ishihara, Hidetoshi Onodera |
|
Tadashi Kishimoto, Tohru Ishihara, Hidetoshi Onodera |
A temperature monitor circuit with small voltage sensitivity using a topology-reconfigurable ring oscillator |
A temperature monitor circuit with small voltage sensitivity using a topology-reconfigurable ring oscillator |
A temperature monitor circuit with small voltage sensitivity using a topology-reconfigurable ring oscillator |
Japanese Journal of Applied Physics, 57, 45, 04FF09-1-04FF09-6 |
Japanese Journal of Applied Physics, 57, 45, 04FF09-1-04FF09-6 |
Japanese Journal of Applied Physics, 57, 45, 04FF09-1-04FF09-6 |
2018/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Shinichi Nishizawa, Hidetoshi Onodera |
|
Shinichi Nishizawa, Hidetoshi Onodera |
Process Variation Aware D-Flip-Flop Design using Regression Analysis |
Process Variation Aware D-Flip-Flop Design using Regression Analysis |
Process Variation Aware D-Flip-Flop Design using Regression Analysis |
International Symposium on Quality Electronic Design (ISQED), 88-93 |
International Symposium on Quality Electronic Design (ISQED), 88-93 |
International Symposium on Quality Electronic Design (ISQED), 88-93 |
2018/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| H. Ochi, K. Yamaguchi, T. Fujimoto, J. Hotate, T. Kishimoto, T. Higashi, T. Imagawa, R. Doi, M. Tada, T. Sugibayashi, W. Takahashi, K. Wakabayashi, H. Onodera, Y. Mitsuyama, J. Yu, M. Hashimoto |
H. Ochi, K. Yamaguchi, T. Fujimoto, J. Hotate, T. Kishimoto, T. Higashi, T. Imagawa, R. Doi, M. Tada, T. Sugibayashi, W. Takahashi, K. Wakabayashi, H. Onodera, Y. Mitsuyama, J. Yu, M. Hashimoto |
H. Ochi, K. Yamaguchi, T. Fujimoto, J. Hotate, T. Kishimoto, T. Higashi, T. Imagawa, R. Doi, M. Tada, T. Sugibayashi, W. Takahashi, K. Wakabayashi, H. Onodera, Y. Mitsuyama, J. Yu, M. Hashimoto |
Via-Switch FPGA: Highly Dense Mixed-Grained Reconfigurable Architecture With Overlay Via-Switch Crossbars |
Via-Switch FPGA: Highly Dense Mixed-Grained Reconfigurable Architecture With Overlay Via-Switch Crossbars |
Via-Switch FPGA: Highly Dense Mixed-Grained Reconfigurable Architecture With Overlay Via-Switch Crossbars |
IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 26, 12, 2723-2736 |
IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 26, 12, 2723-2736 |
IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 26, 12, 2723-2736 |
2018/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
|
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A Necessary and Sufficient Condition of Supply and Threshold Voltages in CMOS Circuits for Minimum Energy Point Operation |
A Necessary and Sufficient Condition of Supply and Threshold Voltages in CMOS Circuits for Minimum Energy Point Operation |
A Necessary and Sufficient Condition of Supply and Threshold Voltages in CMOS Circuits for Minimum Energy Point Operation |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100-A, 12, 2764-2775 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100-A, 12, 2764-2775 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100-A, 12, 2764-2775 |
2017/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera |
|
Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera |
A Minimum Energy Point Tracking Algorithm based on Dynamic Voltage Scaling and Adaptive Body Biasing |
A Minimum Energy Point Tracking Algorithm based on Dynamic Voltage Scaling and Adaptive Body Biasing |
A Minimum Energy Point Tracking Algorithm based on Dynamic Voltage Scaling and Adaptive Body Biasing |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100-A, 12, 2776-2784 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100-A, 12, 2776-2784 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100-A, 12, 2776-2784 |
2017/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 岡村 陽介, 石原 亨, 小野寺 秀俊 |
岡村 陽介, 石原 亨, 小野寺 秀俊 |
|
リークエネルギーを最小化するP/N基板電圧の設定手法 |
リークエネルギーを最小化するP/N基板電圧の設定手法 |
|
DAシンポジウム2017, 157-162 |
DAシンポジウム2017, 157-162 |
, 157-162 |
2017/09 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 長岡 悠太, 石原 亨, 小野寺 秀俊 |
長岡 悠太, 石原 亨, 小野寺 秀俊 |
|
クロスバ構造を利用した論理関数参照型ルックアップテーブルの回路構成法 |
クロスバ構造を利用した論理関数参照型ルックアップテーブルの回路構成法 |
|
DAシンポジウム2017, 216-221 |
DAシンポジウム2017, 216-221 |
, 216-221 |
2017/09 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| A.K.M. Mahfuzul Islam, Hidetoshi Onodera |
A.K.M. Mahfuzul Islam, Hidetoshi Onodera |
A.K.M. Mahfuzul Islam, Hidetoshi Onodera |
Effect of supply voltage on random telegraph noise of transistors under switching condition |
Effect of supply voltage on random telegraph noise of transistors under switching condition |
Effect of supply voltage on random telegraph noise of transistors under switching condition |
Power and Timing Modeling, Optimization and Simulation (PATMOS), 2017 27th International Symposium on, 1-8 |
Power and Timing Modeling, Optimization and Simulation (PATMOS), 2017 27th International Symposium on, 1-8 |
Power and Timing Modeling, Optimization and Simulation (PATMOS), 2017 27th International Symposium on, 1-8 |
2017/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Tadashi Kishimotoy, Tohru Ishiharay, Hidetoshi Onodera |
Tadashi Kishimotoy, Tohru Ishiharay, Hidetoshi Onodera |
Tadashi Kishimotoy, Tohru Ishiharay, Hidetoshi Onodera |
A Temperature Monitor Circuit with Small Voltage Sensitivity using a Topology Reconfigurable Ring Oscillator |
A Temperature Monitor Circuit with Small Voltage Sensitivity using a Topology Reconfigurable Ring Oscillator |
A Temperature Monitor Circuit with Small Voltage Sensitivity using a Topology Reconfigurable Ring Oscillator |
2017 International Conference on Solid State Devices and Materials, 345-346 |
2017 International Conference on Solid State Devices and Materials, 345-346 |
2017 International Conference on Solid State Devices and Materials, 345-346 |
2017/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Hong-Yan Su, Shinichi Nishizawa, Yan-Shiun Wu, Jun Shiomi, Yih-Lang Li, Hidetoshi Onodera |
|
Hong-Yan Su, Shinichi Nishizawa, Yan-Shiun Wu, Jun Shiomi, Yih-Lang Li, Hidetoshi Onodera |
Pin Accessibility Evaluating Model for Improving Routability of VLSI Designs |
Pin Accessibility Evaluating Model for Improving Routability of VLSI Designs |
Pin Accessibility Evaluating Model for Improving Routability of VLSI Designs |
2017 IEEE International SoC Conference, 56-61 |
2017 IEEE International SoC Conference, 56-61 |
2017 IEEE International SoC Conference, 56-61 |
2017/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A. K. M. Mahfuzul Islam, Tatsuya Nakai, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Tatsuya Nakai, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Tatsuya Nakai, Hidetoshi Onodera |
Statistical Analysis and Modeling of Random Telegraph Noise Based on Gate Delay Measurement |
Statistical Analysis and Modeling of Random Telegraph Noise Based on Gate Delay Measurement |
Statistical Analysis and Modeling of Random Telegraph Noise Based on Gate Delay Measurement |
IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, 30, 3, 216-226 |
IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, 30, 3, 216-226 |
IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, 30, 3, 216-226 |
2017/08 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 塩見 準, 石原 亨, 小野寺 秀俊 |
塩見 準, 石原 亨, 小野寺 秀俊 |
|
アクセス頻度に応じた電圧調節によるオンチップメモリの消費エネルギー最小化 |
アクセス頻度に応じた電圧調節によるオンチップメモリの消費エネルギー最小化 |
|
DAシンポジウム2017, 151-156 |
DAシンポジウム2017, 151-156 |
, 151-156 |
2017/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 保木本 修, 塩見 準, 石原 亨, 小野寺 秀俊 |
保木本 修, 塩見 準, 石原 亨, 小野寺 秀俊 |
|
最小エネルギー動作点追跡アルゴリズムの実チップ評価 |
最小エネルギー動作点追跡アルゴリズムの実チップ評価 |
|
DAシンポジウム2017, 145-150 |
DAシンポジウム2017, 145-150 |
, 145-150 |
2017/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 岸本 真, 石原 亨, 小野寺 秀俊 |
岸本 真, 石原 亨, 小野寺 秀俊 |
|
トポロジー可変リングオシレータを用いた電圧感度の小さい動作温度モニタ |
トポロジー可変リングオシレータを用いた電圧感度の小さい動作温度モニタ |
|
DAシンポジウム2017, 85-90 |
DAシンポジウム2017, 85-90 |
, 85-90 |
2017/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 今井 悠貴, 石原 亨, 小野寺 秀俊, 新家 昭彦, 北 翔太, 野崎 謙悟, 高田 健太, 納富 雅也 |
今井 悠貴, 石原 亨, 小野寺 秀俊, 新家 昭彦, 北 翔太, 野崎 謙悟, 高田 健太, 納富 雅也 |
|
集積ナノフォトニクスに基づく光アナログ加算手法と光並列乗算器への適用 |
集積ナノフォトニクスに基づく光アナログ加算手法と光並列乗算器への適用 |
|
DAシンポジウム2017, 51-56 |
DAシンポジウム2017, 51-56 |
, 51-56 |
2017/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 江川 巧, 石原 亨, 小野寺 秀俊, 新家 昭彦, 北 翔太, 野崎 謙悟, 高田 健太, 納富 雅也 |
江川 巧, 石原 亨, 小野寺 秀俊, 新家 昭彦, 北 翔太, 野崎 謙悟, 高田 健太, 納富 雅也 |
|
ナノフォトニクスを用いた高速多入力論理演算の実現法 |
ナノフォトニクスを用いた高速多入力論理演算の実現法 |
|
DAシンポジウム2017, 45-50 |
DAシンポジウム2017, 45-50 |
, 45-50 |
2017/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 樋口 達大, 石原 亨, 小野寺 秀俊 |
樋口 達大, 石原 亨, 小野寺 秀俊 |
|
ビアスイッチFPGAの性能予測モデル |
ビアスイッチFPGAの性能予測モデル |
|
DAシンポジウム2017, 9-14 |
DAシンポジウム2017, 9-14 |
, 9-14 |
2017/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Akitaka Hiratsuka, Akira Tsuchiya, Hidetoshi Onodera |
Akitaka Hiratsuka, Akira Tsuchiya, Hidetoshi Onodera |
Akitaka Hiratsuka, Akira Tsuchiya, Hidetoshi Onodera |
Power-bandwidth trade-off analysis of multi-stage inverter-type transimpedance amplifier for optical communication |
Power-bandwidth trade-off analysis of multi-stage inverter-type transimpedance amplifier for optical communication |
Power-bandwidth trade-off analysis of multi-stage inverter-type transimpedance amplifier for optical communication |
2017 IEEE 60th International Midwest Symposium on Circuits and Systems (MWSCAS), 795-798 |
2017 IEEE 60th International Midwest Symposium on Circuits and Systems (MWSCAS), 795-798 |
2017 IEEE 60th International Midwest Symposium on Circuits and Systems (MWSCAS), 795-798 |
2017/08 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
|
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Area-Efficient Fully Digital Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing |
Area-Efficient Fully Digital Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing |
Area-Efficient Fully Digital Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing |
Integration, the VLSI Journal |
Integration, the VLSI Journal |
Integration, the VLSI Journal |
2017/07 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 塩見準, 石原亨, 小野寺秀俊 |
塩見準, 石原亨, 小野寺秀俊 |
|
ロジック部およびメモリ部の独立電圧制御によるプロセッサの消費エネルギー最小化 |
ロジック部およびメモリ部の独立電圧制御によるプロセッサの消費エネルギー最小化 |
|
組込み技術とネットワークに関するワークショップ ETNET2017 |
組込み技術とネットワークに関するワークショップ ETNET2017 |
|
2017/03 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 土谷亮, 中尾拓也, 中野慎介, 野河正史, 野坂秀之, 小野寺秀俊 |
土谷亮, 中尾拓也, 中野慎介, 野河正史, 野坂秀之, 小野寺秀俊 |
|
高密度・高速光インターコネクトに向けたCMOS光受信回路の開発 |
高密度・高速光インターコネクトに向けたCMOS光受信回路の開発 |
|
信学技報, 116, 467, CAS2016-124 |
信学技報, 116, 467, CAS2016-124 |
, 116, 467, CAS2016-124 |
2017/02 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 伴野直樹, 多田宗弘, 岡本浩一郎, 井口憲幸, 坂本利司, 波田博光, 越智裕之, 小野寺秀俊, 橋本昌宜, 杉林直彦 |
伴野直樹, 多田宗弘, 岡本浩一郎, 井口憲幸, 坂本利司, 波田博光, 越智裕之, 小野寺秀俊, 橋本昌宜, 杉林直彦 |
|
低電力FPGAを実現するビアスイッチ技術を用いた大規模クロスバースイッチの実証 |
低電力FPGAを実現するビアスイッチ技術を用いた大規模クロスバースイッチの実証 |
|
信学技報, 116, 450, SDM2016-144 |
信学技報, 116, 450, SDM2016-144 |
, 116, 450, SDM2016-144 |
2017/02 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Tadashi Kishimoto, Tohru Ishihara, Hidetoshi Onodera |
Tadashi Kishimoto, Tohru Ishihara, Hidetoshi Onodera |
Tadashi Kishimoto, Tohru Ishihara, Hidetoshi Onodera |
On-Chip Temperature and Process Variation Sensing using a Reconfigurable Ring Oscillator |
On-Chip Temperature and Process Variation Sensing using a Reconfigurable Ring Oscillator |
On-Chip Temperature and Process Variation Sensing using a Reconfigurable Ring Oscillator |
2017 INTERNATIONAL SYMPOSIUM ON VLSI DESIGN, AUTOMATION AND TEST (VLSI-DAT), 1-4 |
2017 INTERNATIONAL SYMPOSIUM ON VLSI DESIGN, AUTOMATION AND TEST (VLSI-DAT), 1-4 |
2017 INTERNATIONAL SYMPOSIUM ON VLSI DESIGN, AUTOMATION AND TEST (VLSI-DAT), 1-4 |
2017 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A. K. M. Mahfuzul Islam, Tatsuya Nakai, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Tatsuya Nakai, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Tatsuya Nakai, Hidetoshi Onodera |
A Statistical Modeling Methodology of RTN Gate Size Dependency Based on Skewed Ring Oscillators |
A Statistical Modeling Methodology of RTN Gate Size Dependency Based on Skewed Ring Oscillators |
A Statistical Modeling Methodology of RTN Gate Size Dependency Based on Skewed Ring Oscillators |
2017 INTERNATIONAL CONFERENCE OF MICROELECTRONIC TEST STRUCTURES (ICMTS), 159-164 |
2017 INTERNATIONAL CONFERENCE OF MICROELECTRONIC TEST STRUCTURES (ICMTS), 159-164 |
2017 INTERNATIONAL CONFERENCE OF MICROELECTRONIC TEST STRUCTURES (ICMTS), 159-164 |
2017 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Takashi Matsumoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
Takashi Matsumoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
Takashi Matsumoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
The Impact of RTN-induced Temporal Performance Fluctuation against Static Performance Variation |
The Impact of RTN-induced Temporal Performance Fluctuation against Static Performance Variation |
The Impact of RTN-induced Temporal Performance Fluctuation against Static Performance Variation |
2017 IEEE ELECTRON DEVICES TECHNOLOGY AND MANUFACTURING CONFERENCE (EDTM), 31-32 |
2017 IEEE ELECTRON DEVICES TECHNOLOGY AND MANUFACTURING CONFERENCE (EDTM), 31-32 |
2017 IEEE ELECTRON DEVICES TECHNOLOGY AND MANUFACTURING CONFERENCE (EDTM), 31-32 |
2017 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Tadashi Kishimoto, Tohru Ishihara, Hidetoshi Onodera |
Tadashi Kishimoto, Tohru Ishihara, Hidetoshi Onodera |
Tadashi Kishimoto, Tohru Ishihara, Hidetoshi Onodera |
On-Chip Temperature and Process Variation Sensing using a Reconfigurable Ring Oscillator |
On-Chip Temperature and Process Variation Sensing using a Reconfigurable Ring Oscillator |
On-Chip Temperature and Process Variation Sensing using a Reconfigurable Ring Oscillator |
2017 INTERNATIONAL SYMPOSIUM ON VLSI DESIGN, AUTOMATION AND TEST (VLSI-DAT), 274-279 |
2017 INTERNATIONAL SYMPOSIUM ON VLSI DESIGN, AUTOMATION AND TEST (VLSI-DAT), 274-279 |
2017 INTERNATIONAL SYMPOSIUM ON VLSI DESIGN, AUTOMATION AND TEST (VLSI-DAT), 274-279 |
2017 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Analytical Stability Modeling for CMOS Latches in Low Voltage Operation |
Analytical Stability Modeling for CMOS Latches in Low Voltage Operation |
Analytical Stability Modeling for CMOS Latches in Low Voltage Operation |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E99A, 12, 2463-2472 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E99A, 12, 2463-2472 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E99A, 12, 2463-2472 |
2016/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera |
|
Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera |
Minimum Energy Point Tracking under a Wide Range of PVT Conditions |
Minimum Energy Point Tracking under a Wide Range of PVT Conditions |
Minimum Energy Point Tracking under a Wide Range of PVT Conditions |
, 323-328 |
, 323-328 |
, 323-328 |
2016/10 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Kei Yoshizawa, Tohru Ishihara, Hidetoshi Onodera |
|
Kei Yoshizawa, Tohru Ishihara, Hidetoshi Onodera |
Comparison of Area-Delay-Energy Characteristics between General Purpose Processors and Dedicated Hardwares for Embedded Applications |
Comparison of Area-Delay-Energy Characteristics between General Purpose Processors and Dedicated Hardwares for Embedded Applications |
Comparison of Area-Delay-Energy Characteristics between General Purpose Processors and Dedicated Hardwares for Embedded Applications |
The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016), 329-334 |
The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016), 329-334 |
The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016), 329-334 |
2016/10 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
|
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A Processor Architecture Integrating Voltage Scalable On-Chip Memories for Individual Tracking of Minimum Energy Points in Logic and Memory |
A Processor Architecture Integrating Voltage Scalable On-Chip Memories for Individual Tracking of Minimum Energy Points in Logic and Memory |
A Processor Architecture Integrating Voltage Scalable On-Chip Memories for Individual Tracking of Minimum Energy Points in Logic and Memory |
The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016), 36-41 |
The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016), 36-41 |
The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016), 36-41 |
2016/10 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| H-Y Su, B-S Wang, S-Y Hsieh, Y-L L,\i, I-H Wu, C-C Wu, W-C Shih, Hidetoshi Onodera, Masanori Hashimoto |
|
H-Y Su, B-S Wang, S-Y Hsieh, Y-L L,\i, I-H Wu, C-C Wu, W-C Shih, Hidetoshi Onodera, Masanori Hashimoto |
Efficient Standard Cell Layout Synthesis Algorithm Considering Various Driving Strengths |
Efficient Standard Cell Layout Synthesis Algorithm Considering Various Driving Strengths |
Efficient Standard Cell Layout Synthesis Algorithm Considering Various Driving Strengths |
The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016), 129-134 |
The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016), 129-134 |
The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016), 129-134 |
2016/10 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 塩見準, 石原亨, 小野寺秀俊 |
塩見準, 石原亨, 小野寺秀俊 |
|
広範囲な動作性能領域においてエネルギー最小点追跡を可能にするオンチップメモリ |
広範囲な動作性能領域においてエネルギー最小点追跡を可能にするオンチップメモリ |
|
情報処理学会DAシンポジウム2016論文集, 91-96 |
情報処理学会DAシンポジウム2016論文集, 91-96 |
, 91-96 |
2016/09 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 長岡悠太, 石原亨, 小野寺秀俊 |
長岡悠太, 石原亨, 小野寺秀俊 |
|
低電圧動作に適したマルチプレクサツリー構成法 |
低電圧動作に適したマルチプレクサツリー構成法 |
|
情報処理学会DAシンポジウム2016論文集, 97-102 |
情報処理学会DAシンポジウム2016論文集, 97-102 |
, 97-102 |
2016/09 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 吉澤慶, 石原亨, 小野寺秀俊 |
吉澤慶, 石原亨, 小野寺秀俊 |
|
組み込みアプリケーションにおける汎用プロセッサと専用ハードウェアの性能解析-消費エネルギーと処理速度および回路規模の定量的評価 |
組み込みアプリケーションにおける汎用プロセッサと専用ハードウェアの性能解析-消費エネルギーと処理速度および回路規模の定量的評価 |
|
情報処理学会DAシンポジウム2016論文集, 103-108 |
情報処理学会DAシンポジウム2016論文集, 103-108 |
, 103-108 |
2016/09 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 保木本修, 石原亨, 小野寺秀俊 |
保木本修, 石原亨, 小野寺秀俊 |
|
プロセッサにおける電源電圧と基板電圧の同時調節によるエネルギー最小点追跡手法 |
プロセッサにおける電源電圧と基板電圧の同時調節によるエネルギー最小点追跡手法 |
|
情報処理学会DAシンポジウム2016論文集, 169-174 |
情報処理学会DAシンポジウム2016論文集, 169-174 |
, 169-174 |
2016/09 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 岸本真, 石原亨, 小野寺秀俊 |
岸本真, 石原亨, 小野寺秀俊 |
|
回路トポロジー可変なリングオシレータを用いたプロセス変動量と動作温度の推定方法 |
回路トポロジー可変なリングオシレータを用いたプロセス変動量と動作温度の推定方法 |
|
情報処理学会DAシンポジウム2016論文集, 175-180 |
情報処理学会DAシンポジウム2016論文集, 175-180 |
, 175-180 |
2016/09 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 中井辰哉, 業天英範, イスラム・マーフズル, 小野寺秀俊 |
中井辰哉, 業天英範, イスラム・マーフズル, 小野寺秀俊 |
|
リングオシレータを用いたランダムテレグラフノイズの統計解析 |
リングオシレータを用いたランダムテレグラフノイズの統計解析 |
|
情報処理学会DAシンポジウム2016論文集, 187-192 |
情報処理学会DAシンポジウム2016論文集, 187-192 |
, 187-192 |
2016/09 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Takashi Sato, Hidetoshi Onodera |
|
Takashi Sato, Hidetoshi Onodera |
Circuit Aging - Measurement Techniques |
Circuit Aging - Measurement Techniques |
Circuit Aging - Measurement Techniques |
IEEE International Reliability Physics Symposium, Monday Tutorial, TU2-6 |
IEEE International Reliability Physics Symposium, Monday Tutorial, TU2-6 |
IEEE International Reliability Physics Symposium, Monday Tutorial, TU2-6 |
2016/04 |
|
英語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 竹下俊宏, 塩見準, 石原亨, 小野寺秀俊 |
竹下俊宏, 塩見準, 石原亨, 小野寺秀俊 |
|
CMOS LSIにおけるエネルギー最小点追跡のための電源電圧としきい値電圧の動的調節指針 |
CMOS LSIにおけるエネルギー最小点追跡のための電源電圧としきい値電圧の動的調節指針 |
|
組込み技術とネットワークに関するワークショップ ETNET2016 |
組込み技術とネットワークに関するワークショップ ETNET2016 |
|
2016/03 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 藤原将倫, 土谷亮, 中野慎介, 野河正史, 野坂秀之, 小野寺秀俊 |
藤原将倫, 土谷亮, 中野慎介, 野河正史, 野坂秀之, 小野寺秀俊 |
|
インバータ増幅段によるレギュレーティッドカスコード型トランスインピーダンスアンプの広帯域化 |
インバータ増幅段によるレギュレーティッドカスコード型トランスインピーダンスアンプの広帯域化 |
|
電子情報通信学会技術報告, 477, 229-233 |
電子情報通信学会技術報告, 477, 229-233 |
, 477, 229-233 |
2016/03 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 小野寺 秀俊 |
小野寺 秀俊 |
|
IoT時代の設計課題 |
IoT時代の設計課題 |
|
信学技報, 115, 477, ICD2015-129 |
信学技報, 115, 477, ICD2015-129 |
, 115, 477, ICD2015-129 |
2016/03 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 鎌苅竜也, 塩見準, 石原亨, 小野寺秀俊 |
鎌苅竜也, 塩見準, 石原亨, 小野寺秀俊 |
|
サブスレッショルド領域で動作するラッチ回路の動作安定性解析 |
サブスレッショルド領域で動作するラッチ回路の動作安定性解析 |
|
電子情報通信会技術報告 VLD2015-131, pp. 117-117 |
電子情報通信会技術報告 VLD2015-131, pp. 117-117 |
|
2016/02 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| N. Banno, M. Tada, K. Okamoto, N. Iguchi, T. Sakamoto, H. Hada, H. Ochi, H. Onodera, M. Hashimoto, T. Sugibayashi |
N. Banno, M. Tada, K. Okamoto, N. Iguchi, T. Sakamoto, H. Hada, H. Ochi, H. Onodera, M. Hashimoto, T. Sugibayashi |
N. Banno, M. Tada, K. Okamoto, N. Iguchi, T. Sakamoto, H. Hada, H. Ochi, H. Onodera, M. Hashimoto, T. Sugibayashi |
50x20 Crossbar Switch Block (CSB) with Two-Varistors (a-Si/SiN/a-Si) selected Complementary Atom Switch for a highly-dense Reconfigurable Logic |
50x20 Crossbar Switch Block (CSB) with Two-Varistors (a-Si/SiN/a-Si) selected Complementary Atom Switch for a highly-dense Reconfigurable Logic |
50x20 Crossbar Switch Block (CSB) with Two-Varistors (a-Si/SiN/a-Si) selected Complementary Atom Switch for a highly-dense Reconfigurable Logic |
2016 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM), 16.4.1-16.4.4 |
2016 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM), 16.4.1-16.4.4 |
2016 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM), 16.4.1-16.4.4 |
2016 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Fully Digital On-Chip Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing |
Fully Digital On-Chip Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing |
Fully Digital On-Chip Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing |
PROCEEDINGS OF 2016 26TH INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION (PATMOS), 44-49 |
PROCEEDINGS OF 2016 26TH INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION (PATMOS), 44-49 |
PROCEEDINGS OF 2016 26TH INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION (PATMOS), 44-49 |
2016 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Azusa Oshima, Takuya Komawaki, Kazutoshi Kobayashi, Ryo Kishida, Pieter Weckx, Ben Kaczer, Takashi Matsumoto, Hidetoshi Onodera |
Azusa Oshima, Takuya Komawaki, Kazutoshi Kobayashi, Ryo Kishida, Pieter Weckx, Ben Kaczer, Takashi Matsumoto, Hidetoshi Onodera |
Azusa Oshima, Takuya Komawaki, Kazutoshi Kobayashi, Ryo Kishida, Pieter Weckx, Ben Kaczer, Takashi Matsumoto, Hidetoshi Onodera |
Physical-Based RTN Modeling of Ring Oscillators in 40-nm SiON and 28-nm HKMG by Bimodal Defect-Centric Behaviors |
Physical-Based RTN Modeling of Ring Oscillators in 40-nm SiON and 28-nm HKMG by Bimodal Defect-Centric Behaviors |
Physical-Based RTN Modeling of Ring Oscillators in 40-nm SiON and 28-nm HKMG by Bimodal Defect-Centric Behaviors |
2016 INTERNATIONAL CONFERENCE ON SIMULATION OF SEMICONDUCTOR PROCESSES AND DEVICES (SISPAD), 327-330 |
2016 INTERNATIONAL CONFERENCE ON SIMULATION OF SEMICONDUCTOR PROCESSES AND DEVICES (SISPAD), 327-330 |
2016 INTERNATIONAL CONFERENCE ON SIMULATION OF SEMICONDUCTOR PROCESSES AND DEVICES (SISPAD), 327-330 |
2016 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera |
Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera |
Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera |
Minimum Energy Point Tracking Using Combined Dynamic Voltage Scaling and Adaptive Body Biasing |
Minimum Energy Point Tracking Using Combined Dynamic Voltage Scaling and Adaptive Body Biasing |
Minimum Energy Point Tracking Using Combined Dynamic Voltage Scaling and Adaptive Body Biasing |
2016 29TH IEEE INTERNATIONAL SYSTEM-ON-CHIP CONFERENCE (SOCC), 1-6 |
2016 29TH IEEE INTERNATIONAL SYSTEM-ON-CHIP CONFERENCE (SOCC), 1-6 |
2016 29TH IEEE INTERNATIONAL SYSTEM-ON-CHIP CONFERENCE (SOCC), 1-6 |
2016 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Junshi Hotate, Takashi Kishimoto, Toshiki Higashi, Hiroyuki Ochi, Ryutaro Doi, Munehiro Tada, Tadahiko Sugibayashi, Kazutoshi Wakabayashi, Hidetoshi Onodera, Yukio Mitsuyama, Masanori Hashimoto |
Junshi Hotate, Takashi Kishimoto, Toshiki Higashi, Hiroyuki Ochi, Ryutaro Doi, Munehiro Tada, Tadahiko Sugibayashi, Kazutoshi Wakabayashi, Hidetoshi Onodera, Yukio Mitsuyama, Masanori Hashimoto |
Junshi Hotate, Takashi Kishimoto, Toshiki Higashi, Hiroyuki Ochi, Ryutaro Doi, Munehiro Tada, Tadahiko Sugibayashi, Kazutoshi Wakabayashi, Hidetoshi Onodera, Yukio Mitsuyama, Masanori Hashimoto |
A Highly-dense Mixed Grained Reconfigurable Architecture with Overlay Crossbar Interconnect using Via-switch |
A Highly-dense Mixed Grained Reconfigurable Architecture with Overlay Crossbar Interconnect using Via-switch |
A Highly-dense Mixed Grained Reconfigurable Architecture with Overlay Crossbar Interconnect using Via-switch |
2016 26TH INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS (FPL), 272-275 |
2016 26TH INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS (FPL), 272-275 |
2016 26TH INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS (FPL), 272-275 |
2016 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
On-chip Monitoring and Compensation Scheme with Fine-grain Body Biasing for Robust and Energy-Efficient Operations |
On-chip Monitoring and Compensation Scheme with Fine-grain Body Biasing for Robust and Energy-Efficient Operations |
On-chip Monitoring and Compensation Scheme with Fine-grain Body Biasing for Robust and Energy-Efficient Operations |
2016 21ST ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 403-409 |
2016 21ST ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 403-409 |
2016 21ST ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 403-409 |
2016 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A Closed-Form Stability Model for Cross-Coupled Inverters Operating in Sub-Threshold Voltage Region |
A Closed-Form Stability Model for Cross-Coupled Inverters Operating in Sub-Threshold Voltage Region |
A Closed-Form Stability Model for Cross-Coupled Inverters Operating in Sub-Threshold Voltage Region |
2016 21ST ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 691-696 |
2016 21ST ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 691-696 |
2016 21ST ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 691-696 |
2016 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Variability- and Correlation-Aware Logical Effort for Near-Threshold Circuit Design |
Variability- and Correlation-Aware Logical Effort for Near-Threshold Circuit Design |
Variability- and Correlation-Aware Logical Effort for Near-Threshold Circuit Design |
PROCEEDINGS OF THE SEVENTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN ISQED 2016, 18-23 |
PROCEEDINGS OF THE SEVENTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN ISQED 2016, 18-23 |
PROCEEDINGS OF THE SEVENTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN ISQED 2016, 18-23 |
2016 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A. K. M. Mahfuzul Islam, Tatsuya Nakai, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Tatsuya Nakai, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Tatsuya Nakai, Hidetoshi Onodera |
Statistical Analysis and Modeling of Random Telegraph Noise Based on Gate Delay Variation Measurement |
Statistical Analysis and Modeling of Random Telegraph Noise Based on Gate Delay Variation Measurement |
Statistical Analysis and Modeling of Random Telegraph Noise Based on Gate Delay Variation Measurement |
2016 INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS), 82-87 |
2016 INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS), 82-87 |
2016 INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS), 82-87 |
2016 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Hiroki Hihara, Akira Iwasaki, Nobuo Tamagawa, Mitsunobu Kuribayashi, Masanori Hashimoto, Yukio Mitsuyama, Hiroyuki Ochi, Hidetoshi Onodera, Hiroyuki Kanbara, Kazutoshi Wakabayashi, Munehiro Tada |
Hiroki Hihara, Akira Iwasaki, Nobuo Tamagawa, Mitsunobu Kuribayashi, Masanori Hashimoto, Yukio Mitsuyama, Hiroyuki Ochi, Hidetoshi Onodera, Hiroyuki Kanbara, Kazutoshi Wakabayashi, Munehiro Tada |
Hiroki Hihara, Akira Iwasaki, Nobuo Tamagawa, Mitsunobu Kuribayashi, Masanori Hashimoto, Yukio Mitsuyama, Hiroyuki Ochi, Hidetoshi Onodera, Hiroyuki Kanbara, Kazutoshi Wakabayashi, Munehiro Tada |
Novel processor architecture for onboard infrared sensors |
Novel processor architecture for onboard infrared sensors |
Novel processor architecture for onboard infrared sensors |
INFRARED REMOTE SENSING AND INSTRUMENTATION XXIV, 9973 |
INFRARED REMOTE SENSING AND INSTRUMENTATION XXIV, 9973 |
INFRARED REMOTE SENSING AND INSTRUMENTATION XXIV, 9973 |
2016 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Toshinori Takeshita, Tohru Ishihara, Hidetoshi Onodera |
Toshinori Takeshita, Tohru Ishihara, Hidetoshi Onodera |
Toshinori Takeshita, Tohru Ishihara, Hidetoshi Onodera |
Guidelines for Effective and Simplified Dynamic Supply and Threshold Voltage Scaling |
Guidelines for Effective and Simplified Dynamic Supply and Threshold Voltage Scaling |
Guidelines for Effective and Simplified Dynamic Supply and Threshold Voltage Scaling |
2016 INTERNATIONAL SYMPOSIUM ON VLSI DESIGN, AUTOMATION AND TEST (VLSI-DAT) |
2016 INTERNATIONAL SYMPOSIUM ON VLSI DESIGN, AUTOMATION AND TEST (VLSI-DAT) |
2016 INTERNATIONAL SYMPOSIUM ON VLSI DESIGN, AUTOMATION AND TEST (VLSI-DAT) |
2016 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A. K. M. Mahfuzul Islam, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Wide-Supply-Range All-Digital Leakage Variation Sensor for On-Chip Process and Temperature Monitoring |
Wide-Supply-Range All-Digital Leakage Variation Sensor for On-Chip Process and Temperature Monitoring |
Wide-Supply-Range All-Digital Leakage Variation Sensor for On-Chip Process and Temperature Monitoring |
IEEE JOURNAL OF SOLID-STATE CIRCUITS, 50, 11, 2475-2490 |
IEEE JOURNAL OF SOLID-STATE CIRCUITS, 50, 11, 2475-2490 |
IEEE JOURNAL OF SOLID-STATE CIRCUITS, 50, 11, 2475-2490 |
2015/11 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 塩見準, 石原亨, 小野寺秀俊 |
塩見準, 石原亨, 小野寺秀俊 |
|
統計的タイミングモデルに基づくニアスレッショルド回路のゲートサイジング |
統計的タイミングモデルに基づくニアスレッショルド回路のゲートサイジング |
|
情報処理学会DAシンポジウム2015論文集, 137-142 |
情報処理学会DAシンポジウム2015論文集, 137-142 |
, 137-142 |
2015/08/27 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 中井辰哉, イスラム マーフズル, 小野寺秀俊 |
中井辰哉, イスラム マーフズル, 小野寺秀俊 |
|
再構成可能なリングオシレータを用いたランダムテレグラフノイズの統計解析 |
再構成可能なリングオシレータを用いたランダムテレグラフノイズの統計解析 |
|
情報処理学会DAシンポジウム2015論文集, 95-100 |
情報処理学会DAシンポジウム2015論文集, 95-100 |
, 95-100 |
2015/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 小野寺 秀俊 |
小野寺 秀俊 |
ONODERA Hidetoshi |
Dependable VLSI Platform with Variability and Soft-Error Resilience |
Dependable VLSI Platform with Variability and Soft-Error Resilience |
Dependable VLSI Platform with Variability and Soft-Error Resilience |
Proceedings of the 2015 International Conference on Integrated Circutis, Design, and Verification, 102-103 |
Proceedings of the 2015 International Conference on Integrated Circutis, Design, and Verification, 102-103 |
Proceedings of the 2015 International Conference on Integrated Circutis, Design, and Verification, 102-103 |
2015/08 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 鎌苅竜也, 塩見準, 石原亨, 小野寺秀俊 |
鎌苅竜也, 塩見準, 石原亨, 小野寺秀俊 |
|
サブスレッショルド領域におけるラッチ回路の動作安定性モデル |
サブスレッショルド領域におけるラッチ回路の動作安定性モデル |
|
情報処理学会DAシンポジウム2015論文集, 187-192 |
情報処理学会DAシンポジウム2015論文集, 187-192 |
, 187-192 |
2015/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
|
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Layout Generator with Flexible Grid Assignment for Area Efficient Standard Cell |
Layout Generator with Flexible Grid Assignment for Area Efficient Standard Cell |
Layout Generator with Flexible Grid Assignment for Area Efficient Standard Cell |
IPSJ Transactions on System LSI Design Methodology, 8, 131-135 |
IPSJ Transactions on System LSI Design Methodology, 8, 131-135 |
IPSJ Transactions on System LSI Design Methodology, 8, 131-135 |
2015/08 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Statistical Timing Modeling Based on a Lognormal Distribution Model for Near-Threshold Circuit Optimization |
Statistical Timing Modeling Based on a Lognormal Distribution Model for Near-Threshold Circuit Optimization |
Statistical Timing Modeling Based on a Lognormal Distribution Model for Near-Threshold Circuit Optimization |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E98A, 7, 1455-1466 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E98A, 7, 1455-1466 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E98A, 7, 1455-1466 |
2015/07 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Norihiro Kamae, Akira Tsuchiya, Hidetoshi Onodera |
Norihiro Kamae, Akira Tsuchiya, Hidetoshi Onodera |
Norihiro Kamae, Akira Tsuchiya, Hidetoshi Onodera |
A Forward/Reverse Body Bias Generator with Wide Supply-Range down to Threshold Voltage |
A Forward/Reverse Body Bias Generator with Wide Supply-Range down to Threshold Voltage |
A Forward/Reverse Body Bias Generator with Wide Supply-Range down to Threshold Voltage |
IEICE TRANSACTIONS ON ELECTRONICS, E98C, 6, 504-511 |
IEICE TRANSACTIONS ON ELECTRONICS, E98C, 6, 504-511 |
IEICE TRANSACTIONS ON ELECTRONICS, E98C, 6, 504-511 |
2015/06 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Keiji Kishine, Hiromi Inaba, Hiroshi Inoue, Makoto Nakamura, Akira Tsuchiya, Hiroaki Katsurai, Hidetoshi Onodera |
Keiji Kishine, Hiromi Inaba, Hiroshi Inoue, Makoto Nakamura, Akira Tsuchiya, Hiroaki Katsurai, Hidetoshi Onodera |
Keiji Kishine, Hiromi Inaba, Hiroshi Inoue, Makoto Nakamura, Akira Tsuchiya, Hiroaki Katsurai, Hidetoshi Onodera |
A Multi-Rate Burst-Mode CDR Using a GVCO With Symmetric Loops for Instantaneous Phase Locking in 65-nm CMOS |
A Multi-Rate Burst-Mode CDR Using a GVCO With Symmetric Loops for Instantaneous Phase Locking in 65-nm CMOS |
A Multi-Rate Burst-Mode CDR Using a GVCO With Symmetric Loops for Instantaneous Phase Locking in 65-nm CMOS |
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, 62, 5, 1288-1295 |
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, 62, 5, 1288-1295 |
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, 62, 5, 1288-1295 |
2015/05 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 塩見準, 石原亨, 小野寺秀俊 |
塩見準, 石原亨, 小野寺秀俊 |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
ニアスレッショルド回路設計のための基本定理 |
ニアスレッショルド回路設計のための基本定理 |
Microarchitectural-Level Statistical Timing Models for Near-Threshold Circuit Design |
電子情報通信学会技術研究報告, VLD2014-172, 109-114 |
電子情報通信学会技術研究報告, VLD2014-172, 109-114 |
IEICE Technical Report, VLD2014-172, 109-114 |
2015/03/03 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A Variability-Aware Energy-Efficient On-Chip Memory for Near-Threshold Operation using Cell-Based Structure |
A Variability-Aware Energy-Efficient On-Chip Memory for Near-Threshold Operation using Cell-Based Structure |
A Variability-Aware Energy-Efficient On-Chip Memory for Near-Threshold Operation using Cell-Based Structure |
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 205-210 |
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 205-210 |
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 205-210 |
2015/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
An Energy-Efficient On-Chip Memory Structure for Variability-Aware Near-Threshold Operation |
An Energy-Efficient On-Chip Memory Structure for Variability-Aware Near-Threshold Operation |
An Energy-Efficient On-Chip Memory Structure for Variability-Aware Near-Threshold Operation |
16th International Symposium on Quality Electronic Design (ISQED), 23-28 |
16th International Symposium on Quality Electronic Design (ISQED), 23-28 |
16th International Symposium on Quality Electronic Design (ISQED), 23-28 |
2015/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
An Impact of Process Variation on Supply Voltage Dependence of Logic Path Delay Variation |
An Impact of Process Variation on Supply Voltage Dependence of Logic Path Delay Variation |
An Impact of Process Variation on Supply Voltage Dependence of Logic Path Delay Variation |
2015 International symposium on VLSI Design, Automation and Test (VLSI-DAT), 1-4 |
2015 International symposium on VLSI Design, Automation and Test (VLSI-DAT), 1-4 |
2015 International symposium on VLSI Design, Automation and Test (VLSI-DAT), 1-4 |
2015 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Shinsuke Nakano, Masafumi Nogawa, Hideyuki Nosaka, Akira Tsuchiya, Hidetoshi Onodera, Shunji Kimura |
Shinsuke Nakano, Masafumi Nogawa, Hideyuki Nosaka, Akira Tsuchiya, Hidetoshi Onodera, Shunji Kimura |
Shinsuke Nakano, Masafumi Nogawa, Hideyuki Nosaka, Akira Tsuchiya, Hidetoshi Onodera, Shunji Kimura |
A 25-Gb/s 480-mW CMOS Modulator Driver using Area-Efficient 3D Inductor Peaking |
A 25-Gb/s 480-mW CMOS Modulator Driver using Area-Efficient 3D Inductor Peaking |
A 25-Gb/s 480-mW CMOS Modulator Driver using Area-Efficient 3D Inductor Peaking |
2015 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 253-256 |
2015 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 253-256 |
2015 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 253-256 |
2015 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| N. Banno, M. Tada, K. Okamoto, N. Iguchi, T. Sakamoto, M. Miyamura, Y. Tsuji, H. Hada, H. Ochi, H. Onodera, M. Hashimoto, T. Sugibayashi |
N. Banno, M. Tada, K. Okamoto, N. Iguchi, T. Sakamoto, M. Miyamura, Y. Tsuji, H. Hada, H. Ochi, H. Onodera, M. Hashimoto, T. Sugibayashi |
N. Banno, M. Tada, K. Okamoto, N. Iguchi, T. Sakamoto, M. Miyamura, Y. Tsuji, H. Hada, H. Ochi, H. Onodera, M. Hashimoto, T. Sugibayashi |
A Novel Two-Varistors (a-Si/SiN/a-Si) selected Complementary Atom Switch (2V-1CAS) for Nonvolatile Crossbar Switch with Multiple Fan-outs |
A Novel Two-Varistors (a-Si/SiN/a-Si) selected Complementary Atom Switch (2V-1CAS) for Nonvolatile Crossbar Switch with Multiple Fan-outs |
A Novel Two-Varistors (a-Si/SiN/a-Si) selected Complementary Atom Switch (2V-1CAS) for Nonvolatile Crossbar Switch with Multiple Fan-outs |
2015 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM), 2.5.1-2.5.4 |
2015 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM), 2.5.1-2.5.4 |
2015 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM), 2.5.1-2.5.4 |
2015 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Tomohiro Fujita, SinNyoung Kim, Hidetoshi Onodera |
Tomohiro Fujita, SinNyoung Kim, Hidetoshi Onodera |
Tomohiro Fujita, SinNyoung Kim, Hidetoshi Onodera |
Computer Simulation of Radiation-Induced Clock-Perturbation in Phase-Locked Loop with Analog Behavioral Model |
Computer Simulation of Radiation-Induced Clock-Perturbation in Phase-Locked Loop with Analog Behavioral Model |
Computer Simulation of Radiation-Induced Clock-Perturbation in Phase-Locked Loop with Analog Behavioral Model |
PROCEEDINGS OF THE FIFTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED 2014), 230-+ |
PROCEEDINGS OF THE FIFTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED 2014), 230-+ |
PROCEEDINGS OF THE FIFTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED 2014), 230-+ |
2015 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Microarchitectural-Level Statistical Timing Models for Near-Threshold Circuit Design |
Microarchitectural-Level Statistical Timing Models for Near-Threshold Circuit Design |
Microarchitectural-Level Statistical Timing Models for Near-Threshold Circuit Design |
20th Asia and South Pacific Design Automation Conference (ASP-DAC), 87-93 |
20th Asia and South Pacific Design Automation Conference (ASP-DAC), 87-93 |
20th Asia and South Pacific Design Automation Conference (ASP-DAC), 87-93 |
2015/01 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Norihiro Kamae, A. K. M. Mahfuzul Islam, Akira Tsuchiya, Tohru Ishihara, Hidetoshi Onodera |
Norihiro Kamae, A. K. M. Mahfuzul Islam, Akira Tsuchiya, Tohru Ishihara, Hidetoshi Onodera |
Norihiro Kamae, A. K. M. Mahfuzul Islam, Akira Tsuchiya, Tohru Ishihara, Hidetoshi Onodera |
Energy Reduction by Built-in Body Biasing with Single Supply Voltage Operation |
Energy Reduction by Built-in Body Biasing with Single Supply Voltage Operation |
Energy Reduction by Built-in Body Biasing with Single Supply Voltage Operation |
PROCEEDINGS OF THE SIXTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED 2015), 181-185 |
PROCEEDINGS OF THE SIXTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED 2015), 181-185 |
PROCEEDINGS OF THE SIXTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED 2015), 181-185 |
2015 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
Sensitivity-independent Extraction of V-th Variation Utilizing Log-normal Delay Distribution |
Sensitivity-independent Extraction of V-th Variation Utilizing Log-normal Delay Distribution |
Sensitivity-independent Extraction of V-th Variation Utilizing Log-normal Delay Distribution |
PROCEEDINGS OF THE 2015 IEEE INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS 2015), 212-217 |
PROCEEDINGS OF THE 2015 IEEE INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS 2015), 212-217 |
PROCEEDINGS OF THE 2015 IEEE INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS 2015), 212-217 |
2015 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Impact of Anomalous Skin Effect on Metal Wire for Terahertz Integrated Circuit |
Impact of Anomalous Skin Effect on Metal Wire for Terahertz Integrated Circuit |
Impact of Anomalous Skin Effect on Metal Wire for Terahertz Integrated Circuit |
2015 IEEE INTERNATIONAL SYMPOSIUM ON RADIO-FREQUENCY INTEGRATION TECHNOLOGY (RFIT), 217-219 |
2015 IEEE INTERNATIONAL SYMPOSIUM ON RADIO-FREQUENCY INTEGRATION TECHNOLOGY (RFIT), 217-219 |
2015 IEEE INTERNATIONAL SYMPOSIUM ON RADIO-FREQUENCY INTEGRATION TECHNOLOGY (RFIT), 217-219 |
2015 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Masanori Hashimoto, Dawood Alnajjar, Hiroaki Konoura, Yukio Mitsuyama, Hajime Shimada, Kazutoshi Kobayashi, Hiroyuki Kanbara, Hiroyuki Ochi, Takashi Imagawa, Kazutoshi Wakabayashi, Takao Onoye, Hidetoshi Onodera |
Masanori Hashimoto, Dawood Alnajjar, Hiroaki Konoura, Yukio Mitsuyama, Hajime Shimada, Kazutoshi Kobayashi, Hiroyuki Kanbara, Hiroyuki Ochi, Takashi Imagawa, Kazutoshi Wakabayashi, Takao Onoye, Hidetoshi Onodera |
Masanori Hashimoto, Dawood Alnajjar, Hiroaki Konoura, Yukio Mitsuyama, Hajime Shimada, Kazutoshi Kobayashi, Hiroyuki Kanbara, Hiroyuki Ochi, Takashi Imagawa, Kazutoshi Wakabayashi, Takao Onoye, Hidetoshi Onodera |
Reliability-Configurable Mixed-Grained Reconfigurable Array Compatible with High-Level Synthesis |
Reliability-Configurable Mixed-Grained Reconfigurable Array Compatible with High-Level Synthesis |
Reliability-Configurable Mixed-Grained Reconfigurable Array Compatible with High-Level Synthesis |
2015 20TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 14-15 |
2015 20TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 14-15 |
2015 20TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 14-15 |
2015 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Hiroaki Konoura, Dawood Alnajjar, Yukio Mitsuyama, Hajime Shimada, Kazutoshi Kobayashi, Hiroyuki Kanbara, Hiroyuki Ochi, Takashi Imagawa, Kazutoshi Wakabayashi, Masanori Hashimoto, Takao Onoye, Hidetoshi Onodera |
Hiroaki Konoura, Dawood Alnajjar, Yukio Mitsuyama, Hajime Shimada, Kazutoshi Kobayashi, Hiroyuki Kanbara, Hiroyuki Ochi, Takashi Imagawa, Kazutoshi Wakabayashi, Masanori Hashimoto, Takao Onoye, Hidetoshi Onodera |
Hiroaki Konoura, Dawood Alnajjar, Yukio Mitsuyama, Hajime Shimada, Kazutoshi Kobayashi, Hiroyuki Kanbara, Hiroyuki Ochi, Takashi Imagawa, Kazutoshi Wakabayashi, Masanori Hashimoto, Takao Onoye, Hidetoshi Onodera |
Reliability-Configurable Mixed-Grained Reconfigurable Array Supporting C-Based Design and Its Irradiation Testing |
Reliability-Configurable Mixed-Grained Reconfigurable Array Supporting C-Based Design and Its Irradiation Testing |
Reliability-Configurable Mixed-Grained Reconfigurable Array Supporting C-Based Design and Its Irradiation Testing |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E97A, 12, 2518-2529 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E97A, 12, 2518-2529 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E97A, 12, 2518-2529 |
2014/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Bishnu Prasad Das, Hidetoshi Onodera |
Bishnu Prasad Das, Hidetoshi Onodera |
Bishnu Prasad Das, Hidetoshi Onodera |
Frequency-Independent Warning Detection Sequential for Dynamic Voltage and Frequency Scaling in ASICs |
Frequency-Independent Warning Detection Sequential for Dynamic Voltage and Frequency Scaling in ASICs |
Frequency-Independent Warning Detection Sequential for Dynamic Voltage and Frequency Scaling in ASICs |
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 22, 12, 2535-2548 |
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 22, 12, 2535-2548 |
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 22, 12, 2535-2548 |
2014/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Akira Tsuchiya, Taro Amagai, Shinsuke Nakano, Masafumi Nogawa, Hiroshi Koizumi, Hidetoshi Onodera |
Akira Tsuchiya, Taro Amagai, Shinsuke Nakano, Masafumi Nogawa, Hiroshi Koizumi, Hidetoshi Onodera |
Akira Tsuchiya, Taro Amagai, Shinsuke Nakano, Masafumi Nogawa, Hiroshi Koizumi, Hidetoshi Onodera |
On-Chip Coupled Inductor for Area-Efficient Inductive Peaking |
On-Chip Coupled Inductor for Area-Efficient Inductive Peaking |
On-Chip Coupled Inductor for Area-Efficient Inductive Peaking |
Thailand-Japan Microwave |
Thailand-Japan Microwave |
Thailand-Japan Microwave |
2014/11 |
有 |
英語 |
|
公開 |
| Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Design Methodology of Process Variation Tolerant D-Flip-Flops for Low Voltage Circuit Operation |
Design Methodology of Process Variation Tolerant D-Flip-Flops for Low Voltage Circuit Operation |
Design Methodology of Process Variation Tolerant D-Flip-Flops for Low Voltage Circuit Operation |
IEEE International System-On-Chip Conference, 42-47 |
IEEE International System-On-Chip Conference, 42-47 |
IEEE International System-On-Chip Conference, 42-47 |
2014/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Tatsuya Kamakari, Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Tatsuya Kamakari, Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Tatsuya Kamakari, Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Variation-Aware Flip-Flop Energy Optimization for Ultra Low Voltage Operation |
Variation-Aware Flip-Flop Energy Optimization for Ultra Low Voltage Operation |
Variation-Aware Flip-Flop Energy Optimization for Ultra Low Voltage Operation |
IEEE International System-On-Chip Conference, 17-22 |
IEEE International System-On-Chip Conference, 17-22 |
IEEE International System-On-Chip Conference, 17-22 |
2014/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 西澤真一, 石原 亨, 小野寺秀俊 |
西澤真一, 石原 亨, 小野寺秀俊 |
|
電源電圧に応じてトランジスタサイズを最適化可能なセルライブラリの生成システム |
電源電圧に応じてトランジスタサイズを最適化可能なセルライブラリの生成システム |
|
情報処理学会DAシンポジウム2014論文集, 97-102 |
情報処理学会DAシンポジウム2014論文集, 97-102 |
, 97-102 |
2014/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 塩見準, 石原亨, 小野寺秀俊 |
塩見準, 石原亨, 小野寺秀俊 |
|
ニアスレッショルド電圧動作に適した単一電源で動作する高歩留まりオン チップメモリの設計 |
ニアスレッショルド電圧動作に適した単一電源で動作する高歩留まりオン チップメモリの設計 |
|
情報処理学会DAシンポジウム2014論文集, 103-108 |
情報処理学会DAシンポジウム2014論文集, 103-108 |
, 103-108 |
2014/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 鎌苅竜也, 西澤真一, 石原亨, 小野寺秀俊 |
鎌苅竜也, 西澤真一, 石原亨, 小野寺秀俊 |
|
製造ばらつきを考慮した極低電圧動作向けフリップフロップの設計手法 |
製造ばらつきを考慮した極低電圧動作向けフリップフロップの設計手法 |
|
情報処理学会DAシンポジウム2014論文集, 91-96 |
情報処理学会DAシンポジウム2014論文集, 91-96 |
, 91-96 |
2014/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 釡江 典裕, 土谷 亮, 石原 亨, 小野寺 秀俊 |
釡江 典裕, 土谷 亮, 石原 亨, 小野寺 秀俊 |
|
PLLの物理レイアウト自動生成を目指した設計手法 |
PLLの物理レイアウト自動生成を目指した設計手法 |
|
情報処理学会DAシンポジウム2014論文集 |
情報処理学会DAシンポジウム2014論文集 |
|
2014/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| K. Kobayashi, K. Kubota, M. Masuda, Y. Manzawa, J. Furuta, S. Kanda, H. Onodera |
K. Kobayashi, K. Kubota, M. Masuda, Y. Manzawa, J. Furuta, S. Kanda, H. Onodera |
K. Kobayashi, K. Kubota, M. Masuda, Y. Manzawa, J. Furuta, S. Kanda, H. Onodera |
A Low-Power and Area-Efficient Radiation-Hard Redundant Flip-Flop, DICE ACFF, in a 65 nm Thin-BOX FD-SOI |
A Low-Power and Area-Efficient Radiation-Hard Redundant Flip-Flop, DICE ACFF, in a 65 nm Thin-BOX FD-SOI |
A Low-Power and Area-Efficient Radiation-Hard Redundant Flip-Flop, DICE ACFF, in a 65 nm Thin-BOX FD-SOI |
IEEE TRANSACTIONS ON NUCLEAR SCIENCE, 61, 4, 1881-1888 |
IEEE TRANSACTIONS ON NUCLEAR SCIENCE, 61, 4, 1881-1888 |
IEEE TRANSACTIONS ON NUCLEAR SCIENCE, 61, 4, 1881-1888 |
2014/08 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Kuiyuan Zhang, Jun Furuta, Kazutoshi Kobayashi, Hidetoshi Onodera |
Kuiyuan Zhang, Jun Furuta, Kazutoshi Kobayashi, Hidetoshi Onodera |
Kuiyuan Zhang, Jun Furuta, Kazutoshi Kobayashi, Hidetoshi Onodera |
Dependence of Cell Distance and Well-Contact Density on MCU Rates by Device Simulations and Neutron Experiments in a 65-nm Bulk Process |
Dependence of Cell Distance and Well-Contact Density on MCU Rates by Device Simulations and Neutron Experiments in a 65-nm Bulk Process |
Dependence of Cell Distance and Well-Contact Density on MCU Rates by Device Simulations and Neutron Experiments in a 65-nm Bulk Process |
IEEE TRANSACTIONS ON NUCLEAR SCIENCE, 61, 4, 1583-1589 |
IEEE TRANSACTIONS ON NUCLEAR SCIENCE, 61, 4, 1583-1589 |
IEEE TRANSACTIONS ON NUCLEAR SCIENCE, 61, 4, 1583-1589 |
2014/08 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Keiji Kishine, Hiroshi Inoue, Hiromi Inaba, Makoto Nakamura, Akira Tsuchiya, Hidetoshi Onodera, Hiroaki Katsurai |
Keiji Kishine, Hiroshi Inoue, Hiromi Inaba, Makoto Nakamura, Akira Tsuchiya, Hidetoshi Onodera, Hiroaki Katsurai |
Keiji Kishine, Hiroshi Inoue, Hiromi Inaba, Makoto Nakamura, Akira Tsuchiya, Hidetoshi Onodera, Hiroaki Katsurai |
A 65-nm CMOS burst-mode CDR based on a GVCO with symmetric loops |
A 65-nm CMOS burst-mode CDR based on a GVCO with symmetric loops |
A 65-nm CMOS burst-mode CDR based on a GVCO with symmetric loops |
Proceedings - IEEE International Symposium on Circuits and Systems, 2704-2707 |
Proceedings - IEEE International Symposium on Circuits and Systems, 2704-2707 |
Proceedings - IEEE International Symposium on Circuits and Systems, 2704-2707 |
2014/06 |
|
|
|
公開 |
| SinNyoung Kim, Akira Tsuchiya, Hidetoshi Onodera |
SinNyoung Kim, Akira Tsuchiya, Hidetoshi Onodera |
SinNyoung Kim, Akira Tsuchiya, Hidetoshi Onodera |
Radiation-Hardened PLL with a Switchable Dual Modular Redundancy Structure |
Radiation-Hardened PLL with a Switchable Dual Modular Redundancy Structure |
Radiation-Hardened PLL with a Switchable Dual Modular Redundancy Structure |
IEICE TRANSACTIONS ON ELECTRONICS, E97C, 4, 325-331 |
IEICE TRANSACTIONS ON ELECTRONICS, E97C, 4, 325-331 |
IEICE TRANSACTIONS ON ELECTRONICS, E97C, 4, 325-331 |
2014/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
Area-efficient reconfigurable ring oscillator for device and circuit level characterization of static and dynamic variations |
Area-efficient reconfigurable ring oscillator for device and circuit level characterization of static and dynamic variations |
Area-efficient reconfigurable ring oscillator for device and circuit level characterization of static and dynamic variations |
JAPANESE JOURNAL OF APPLIED PHYSICS, 53, 4, 04EE08-1-04EE08-8 |
JAPANESE JOURNAL OF APPLIED PHYSICS, 53, 4, 04EE08-1-04EE08-8 |
JAPANESE JOURNAL OF APPLIED PHYSICS, 53, 4, 04EE08-1-04EE08-8 |
2014/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 松本高士, 小林和淑, 小野寺秀俊 |
松本高士, 小林和淑, 小野寺秀俊 |
Takashi MATSUMOTO, Kazutoshi KOBAYASHI, Hidetoshi ONODERA |
CMOSトランジスタのランダム・テレグラフ・ノイズが組合せ回路遅延に及ぼす影響 |
CMOSトランジスタのランダム・テレグラフ・ノイズが組合せ回路遅延に及ぼす影響 |
Impact of CMOS Transistor Random Telegraph Noise on Combinational Circuit Delay |
電子情報通信学会技術研究報告, VLD2013-135 |
電子情報通信学会技術研究報告, VLD2013-135 |
IEICE Technical Report, VLD2013-135 |
2014/03/03 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 西村彰平, 松本高士, 小林和淑, 小野寺秀俊 |
西村彰平, 松本高士, 小林和淑, 小野寺秀俊 |
Shohei NISHIMURA, Takashi MATSUMOTO, Kazutoshi KOBAYASHI, Hidetoshi ONODERA |
非均質なリングオシレータを用いたランダムテレグラフノイズの特性解析 |
非均質なリングオシレータを用いたランダムテレグラフノイズの特性解析 |
Characterization of Random Telegraph Noise using Inhomogeneous Ring Oscillator |
電子情報通信学会技術研究報告, VLD2013-134 |
電子情報通信学会技術研究報告, VLD2013-134 |
IEICE Technical Report, VLD2013-134 |
2014/03/03 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Norihiro Kamae, Akira Tsuchiya, Hidetoshi Onodera |
Norihiro Kamae, Akira Tsuchiya, Hidetoshi Onodera |
Norihiro Kamae, Akira Tsuchiya, Hidetoshi Onodera |
A Body Bias Generator with Low Supply Voltage for Within-Die Variability Compensation |
A Body Bias Generator with Low Supply Voltage for Within-Die Variability Compensation |
A Body Bias Generator with Low Supply Voltage for Within-Die Variability Compensation |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E97A, 3, 734-740 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E97A, 3, 734-740 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E97A, 3, 734-740 |
2014/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| SinNyoung Kim, Akira Tsuchiya, Hidetoshi Onodera |
SinNyoung Kim, Akira Tsuchiya, Hidetoshi Onodera |
SinNyoung Kim, Akira Tsuchiya, Hidetoshi Onodera |
Analysis of Radiation-Induced Clock-Perturbation in Phase-Locked Loop |
Analysis of Radiation-Induced Clock-Perturbation in Phase-Locked Loop |
Analysis of Radiation-Induced Clock-Perturbation in Phase-Locked Loop |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E97A, 3, 768-776 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E97A, 3, 768-776 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E97A, 3, 768-776 |
2014/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Norihiro Kamae, Islam A.K.M Mahfuzul, Akira Tsuchiya, Hidetoshi Onodera |
Norihiro Kamae, Islam A.K.M Mahfuzul, Akira Tsuchiya, Hidetoshi Onodera |
Norihiro Kamae, Islam A.K.M Mahfuzul, Akira Tsuchiya, Hidetoshi Onodera |
Cell-based Physical Design Automation for Analog and Mixed Signal Application |
Cell-based Physical Design Automation for Analog and Mixed Signal Application |
Cell-based Physical Design Automation for Analog and Mixed Signal Application |
International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 13 |
International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 13 |
International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 13 |
2014/03 |
有 |
英語 |
|
公開 |
| Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Variation Tolerant Design of D-Flip-Flops for Low Voltage Circuit Operation |
Variation Tolerant Design of D-Flip-Flops for Low Voltage Circuit Operation |
Variation Tolerant Design of D-Flip-Flops for Low Voltage Circuit Operation |
International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 28-32 |
International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 28-32 |
International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 28-32 |
2014/03 |
有 |
英語 |
|
公開 |
| 古田潤, 小林和淑, 小野寺秀俊 |
古田潤, 小林和淑, 小野寺秀俊 |
Jun FURUTA, Kazutoshi KOBAYASHI, Hidetoshi ONODERA |
寄生バイポーラ効果を考慮した多ビットソフトエラーの評価 |
寄生バイポーラ効果を考慮した多ビットソフトエラーの評価 |
Evaluation of Multiple Cell Upsets Considering Parasitic Biploar Effects |
電子情報通信学会技術研究報告, VLD2013-157 |
電子情報通信学会技術研究報告, VLD2013-157 |
IEICE Technical Report, VLD2013-157 |
2014/03 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Bishnu Prasad Das, Hidetoshi Onodera |
Bishnu Prasad Das, Hidetoshi Onodera |
Bishnu Prasad Das, Hidetoshi Onodera |
On-Chip Measurement of Rise/Fall Gate Delay Using Reconfigurable Ring Oscillator |
On-Chip Measurement of Rise/Fall Gate Delay Using Reconfigurable Ring Oscillator |
On-Chip Measurement of Rise/Fall Gate Delay Using Reconfigurable Ring Oscillator |
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, 61, 3, 183-187 |
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, 61, 3, 183-187 |
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, 61, 3, 183-187 |
2014/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
Characterization and Compensation of Performance Variability Using On-Chip Monitors |
Characterization and Compensation of Performance Variability Using On-Chip Monitors |
Characterization and Compensation of Performance Variability Using On-Chip Monitors |
PROCEEDINGS OF TECHNICAL PROGRAM - 2014 INTERNATIONAL SYMPOSIUM ON VLSI TECHNOLOGY, SYSTEMS AND APPLICATION (VLSI-TSA) |
PROCEEDINGS OF TECHNICAL PROGRAM - 2014 INTERNATIONAL SYMPOSIUM ON VLSI TECHNOLOGY, SYSTEMS AND APPLICATION (VLSI-TSA) |
PROCEEDINGS OF TECHNICAL PROGRAM - 2014 INTERNATIONAL SYMPOSIUM ON VLSI TECHNOLOGY, SYSTEMS AND APPLICATION (VLSI-TSA) |
2014 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A. K. M. Mahfuzul Islam, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Wide-Supply-Range All-Digital Leakage Variation Sensor for On-chip Process and Temperature Monitoring |
Wide-Supply-Range All-Digital Leakage Variation Sensor for On-chip Process and Temperature Monitoring |
Wide-Supply-Range All-Digital Leakage Variation Sensor for On-chip Process and Temperature Monitoring |
2014 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 45-48 |
2014 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 45-48 |
2014 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 45-48 |
2014 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Yukio Mitsuyama, Hidetoshi Onodera |
Yukio Mitsuyama, Hidetoshi Onodera |
Yukio Mitsuyama, Hidetoshi Onodera |
Variability and Soft-error Resilience in Dependable VLSI Platform |
Variability and Soft-error Resilience in Dependable VLSI Platform |
Variability and Soft-error Resilience in Dependable VLSI Platform |
2014 IEEE 23RD ASIAN TEST SYMPOSIUM (ATS), 45-50 |
2014 IEEE 23RD ASIAN TEST SYMPOSIUM (ATS), 45-50 |
2014 IEEE 23RD ASIAN TEST SYMPOSIUM (ATS), 45-50 |
2014 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
In-Situ Variability Characterization of Individual Transistors Using Topology-Reconfigurable Ring Oscillators |
In-Situ Variability Characterization of Individual Transistors Using Topology-Reconfigurable Ring Oscillators |
In-Situ Variability Characterization of Individual Transistors Using Topology-Reconfigurable Ring Oscillators |
2014 IEEE INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS), 121-126 |
2014 IEEE INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS), 121-126 |
2014 IEEE INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS), 121-126 |
2014 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
Characterization and Compensation of Performance Variability Using On-Chip Monitors |
Characterization and Compensation of Performance Variability Using On-Chip Monitors |
Characterization and Compensation of Performance Variability Using On-Chip Monitors |
2014 INTERNATIONAL SYMPOSIUM ON VLSI DESIGN, AUTOMATION AND TEST (VLSI-DAT), 19-22 |
2014 INTERNATIONAL SYMPOSIUM ON VLSI DESIGN, AUTOMATION AND TEST (VLSI-DAT), 19-22 |
2014 INTERNATIONAL SYMPOSIUM ON VLSI DESIGN, AUTOMATION AND TEST (VLSI-DAT), 19-22 |
2014 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Keiji Kishine, Hiroshi Inoue, Hiromi Inaba, Makoto Nakamura, Akira Tsuchiya, Hidetoshi Onodera, Hiroaki Katsurai |
Keiji Kishine, Hiroshi Inoue, Hiromi Inaba, Makoto Nakamura, Akira Tsuchiya, Hidetoshi Onodera, Hiroaki Katsurai |
Keiji Kishine, Hiroshi Inoue, Hiromi Inaba, Makoto Nakamura, Akira Tsuchiya, Hidetoshi Onodera, Hiroaki Katsurai |
A 65-nm CMOS burst-mode CDR based on a GVCO with symmetric loops |
A 65-nm CMOS burst-mode CDR based on a GVCO with symmetric loops |
A 65-nm CMOS burst-mode CDR based on a GVCO with symmetric loops |
2014 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS), 2704-2707 |
2014 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS), 2704-2707 |
2014 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS), 2704-2707 |
2014 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Takashi Matsumoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
Takashi Matsumoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
Takashi Matsumoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
Impact of Random Telegraph Noise on CMOS Logic Circuit Reliability |
Impact of Random Telegraph Noise on CMOS Logic Circuit Reliability |
Impact of Random Telegraph Noise on CMOS Logic Circuit Reliability |
2014 IEEE PROCEEDINGS OF THE CUSTOM INTEGRATED CIRCUITS CONFERENCE (CICC) |
2014 IEEE PROCEEDINGS OF THE CUSTOM INTEGRATED CIRCUITS CONFERENCE (CICC) |
2014 IEEE PROCEEDINGS OF THE CUSTOM INTEGRATED CIRCUITS CONFERENCE (CICC) |
2014 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Norihiro Kamae, A. K. M. Mahfuzul Islam, Akira Tsuchiya, Hidetoshi Onodera |
Norihiro Kamae, A. K. M. Mahfuzul Islam, Akira Tsuchiya, Hidetoshi Onodera |
Norihiro Kamae, A. K. M. Mahfuzul Islam, Akira Tsuchiya, Hidetoshi Onodera |
A Body Bias Generator with Wide Supply-Range down to Threshold Voltage for Within-Die Variability Compensation |
A Body Bias Generator with Wide Supply-Range down to Threshold Voltage for Within-Die Variability Compensation |
A Body Bias Generator with Wide Supply-Range down to Threshold Voltage for Within-Die Variability Compensation |
2014 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 53-56 |
2014 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 53-56 |
2014 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 53-56 |
2014 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Standard Cell Structure with Flexible P/N Well Boundaries for Near-Threshold Voltage Operation |
Standard Cell Structure with Flexible P/N Well Boundaries for Near-Threshold Voltage Operation |
Standard Cell Structure with Flexible P/N Well Boundaries for Near-Threshold Voltage Operation |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E96A, 12, 2499-2507 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E96A, 12, 2499-2507 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E96A, 12, 2499-2507 |
2013/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| A. Tsuchiya, H. Onodera |
A. Tsuchiya, H. Onodera |
A. Tsuchiya, H. Onodera |
Impact of skin effect on loss modeling of on-chip transmission-line for terahertz integrated circuits |
Impact of skin effect on loss modeling of on-chip transmission-line for terahertz integrated circuits |
Impact of skin effect on loss modeling of on-chip transmission-line for terahertz integrated circuits |
IMFEDK 2013 - 2013 International Meeting for Future of Electron Devices, Kansai, 106-107 |
IMFEDK 2013 - 2013 International Meeting for Future of Electron Devices, Kansai, 106-107 |
IMFEDK 2013 - 2013 International Meeting for Future of Electron Devices, Kansai, 106-107 |
2013/12 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 小野寺 秀俊 |
小野寺 秀俊 |
|
特性ばらつきの診断と補償 |
特性ばらつきの診断と補償 |
|
日本信頼性学会誌, 35, 8, 445-446 |
日本信頼性学会誌, 35, 8, 445-446 |
, 35, 8, 445-446 |
2013/12 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| 小野寺 秀俊 |
小野寺 秀俊 |
|
特性ばらつき概説 |
特性ばらつき概説 |
|
日本信頼性学会誌, 35, 8, 445-446 |
日本信頼性学会誌, 35, 8, 445-446 |
, 35, 8, 445-446 |
2013/12 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| M. Kondo, S. Nishizawa, T. Ishihara, H. Onodera |
M. Kondo, S. Nishizawa, T. Ishihara, H. Onodera |
M. Kondo, S. Nishizawa, T. Ishihara, H. Onodera |
A standard cell optimization method for near-threshold voltage operations |
A standard cell optimization method for near-threshold voltage operations |
A standard cell optimization method for near-threshold voltage operations |
Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), 7606, 32-41 |
Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), 7606, 32-41 |
Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), 7606, 32-41 |
2013/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Hidetoshi Onodera |
On-Chip Detection of Process Shift and Process Spread for Post-Silicon Diagnosis and Model-Hardware Correlation |
On-Chip Detection of Process Shift and Process Spread for Post-Silicon Diagnosis and Model-Hardware Correlation |
On-Chip Detection of Process Shift and Process Spread for Post-Silicon Diagnosis and Model-Hardware Correlation |
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E96D, 9, 1971-1979 |
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E96D, 9, 1971-1979 |
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E96D, 9, 1971-1979 |
2013/09 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| S.N. Kim, A. Tsuchiya, H. Onodera |
S.N. Kim, A. Tsuchiya, H. Onodera |
S.N. Kim, A. Tsuchiya, H. Onodera |
Perturbation-immune radiation-hardened PLL with a switchable DMR structure |
Perturbation-immune radiation-hardened PLL with a switchable DMR structure |
Perturbation-immune radiation-hardened PLL with a switchable DMR structure |
Proceedings of the 2013 IEEE 19th International On-Line Testing Symposium, IOLTS 2013, 128-132 |
Proceedings of the 2013 IEEE 19th International On-Line Testing Symposium, IOLTS 2013, 128-132 |
Proceedings of the 2013 IEEE 19th International On-Line Testing Symposium, IOLTS 2013, 128-132 |
2013/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| H. Onodera, Y.K. Cao |
H. Onodera, Y.K. Cao |
H. Onodera, Y.K. Cao |
AMS verification in advanced technologies |
AMS verification in advanced technologies |
AMS verification in advanced technologies |
Proceedings of the Custom Integrated Circuits Conference |
Proceedings of the Custom Integrated Circuits Conference |
Proceedings of the Custom Integrated Circuits Conference |
2013/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A.K.M. Mahfuzul Islam, Hidetoshi Onodera |
A.K.M. Mahfuzul Islam, Hidetoshi Onodera |
A.K.M. Mahfuzul Islam, Hidetoshi Onodera |
Area-efficient Reconfigurable Ring Oscillator for Characterization of Static and Dynamic Variations |
Area-efficient Reconfigurable Ring Oscillator for Characterization of Static and Dynamic Variations |
Area-efficient Reconfigurable Ring Oscillator for Characterization of Static and Dynamic Variations |
International Conference on Solid State Devices and Materials |
International Conference on Solid State Devices and Materials |
International Conference on Solid State Devices and Materials |
2013/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| M. Masuda, K. Kubota, R. Yamamoto(KIT, J. Furuta, Kyoto Uni, K. Kobayashi(KIT, H. Onodera(Kyo |
M. Masuda, K. Kubota, R. Yamamoto(KIT, J. Furuta, Kyoto Uni, K. Kobayashi(KIT, H. Onodera(Kyo |
M. Masuda, K. Kubota, R. Yamamoto(KIT, J. Furuta, Kyoto Uni, K. Kobayashi(KIT, H. Onodera(Kyo |
A 65 nm Low-Power Adaptive-Coupling Redundant Flip-Flop |
A 65 nm Low-Power Adaptive-Coupling Redundant Flip-Flop |
A 65 nm Low-Power Adaptive-Coupling Redundant Flip-Flop |
IEEE Trans. on Nuclear Science, vol.60, no.4, pp. 2750-2755, DOI: 10.1109/TNS.2013.2245344, 60, 4, 2750-2755 |
IEEE Trans. on Nuclear Science, vol.60, no.4, pp. 2750-2755, DOI: 10.1109/TNS.2013.2245344, 60, 4, 2750-2755 |
IEEE Trans. on Nuclear Science, vol.60, no.4, pp. 2750-2755, DOI: 10.1109/TNS.2013.2245344, 60, 4, 2750-2755 |
2013/08 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Shinichi Nishizawa, Hidetoshi Onodera |
Shinichi Nishizawa, Hidetoshi Onodera |
Shinichi Nishizawa, Hidetoshi Onodera |
A Ring Oscillator With Calibration Circuit for On-Chip Measurement of Static IR-drop |
A Ring Oscillator With Calibration Circuit for On-Chip Measurement of Static IR-drop |
A Ring Oscillator With Calibration Circuit for On-Chip Measurement of Static IR-drop |
IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, 26, 3, 306-313 |
IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, 26, 3, 306-313 |
IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, 26, 3, 306-313 |
2013/08 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| S. Fujimoto, A.K.M. Mahfuzul Islam, T. Matsumoto, H. Onodera |
S. Fujimoto, A.K.M. Mahfuzul Islam, T. Matsumoto, H. Onodera |
S. Fujimoto, A.K.M. Mahfuzul Islam, T. Matsumoto, H. Onodera |
Inhomogeneous ring oscillator for within-die variability and RTN characterization |
Inhomogeneous ring oscillator for within-die variability and RTN characterization |
Inhomogeneous ring oscillator for within-die variability and RTN characterization |
IEEE Transactions on Semiconductor Manufacturing, 26, 3, 296-305 |
IEEE Transactions on Semiconductor Manufacturing, 26, 3, 296-305 |
IEEE Transactions on Semiconductor Manufacturing, 26, 3, 296-305 |
2013/08 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| SinNyoung KIM, Akira Tsuchiya, Hidetoshi Onodera |
SinNyoung KIM, Akira Tsuchiya, Hidetoshi Onodera |
|
Analysis of Radiation-Induced Timing Vulnerability on Phase-locked Loops |
Analysis of Radiation-Induced Timing Vulnerability on Phase-locked Loops |
|
DAシンポジウム2013, 73-78 |
DAシンポジウム2013, 73-78 |
, 73-78 |
2013/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 修 斉, 石原 亨, 小野寺秀俊 |
修 斉, 石原 亨, 小野寺秀俊 |
|
電源電圧・閾値電圧・パイプライン段数の同時スケーリングによるプロセッサのエネルギー高効率化設計手法 |
電源電圧・閾値電圧・パイプライン段数の同時スケーリングによるプロセッサのエネルギー高効率化設計手法 |
|
DAシンポジウム2013, 145-150 |
DAシンポジウム2013, 145-150 |
, 145-150 |
2013/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Islam A.K.M. Mahfuzul, 小野寺秀俊 |
Islam A.K.M. Mahfuzul, 小野寺秀俊 |
|
チップ間およびチップ内ばらつきを評価可能な再構成可能遅延モニタ回路 |
チップ間およびチップ内ばらつきを評価可能な再構成可能遅延モニタ回路 |
|
DAシンポジウム2013, 121-126 |
DAシンポジウム2013, 121-126 |
, 121-126 |
2013/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 近藤正大, 石原 亨, 小野寺秀俊 |
近藤正大, 石原 亨, 小野寺秀俊 |
|
ニアスレショルド電圧動作に適したスタンダードセルの駆動力集合の決定法 |
ニアスレショルド電圧動作に適したスタンダードセルの駆動力集合の決定法 |
|
DAシンポジウム2013, 21-26 |
DAシンポジウム2013, 21-26 |
, 21-26 |
2013/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 西澤真一, 石原 亨, 小野寺秀俊 |
西澤真一, 石原 亨, 小野寺秀俊 |
|
低電圧動作に向けたXOR論理ゲートの構成法の検討 |
低電圧動作に向けたXOR論理ゲートの構成法の検討 |
|
DAシンポジウム2013, 9-14 |
DAシンポジウム2013, 9-14 |
, 9-14 |
2013/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| T. Amagai, A. Tsuchiya, S. Nakano, M. Nogawa, H. Koizumi, H. Onodera |
T. Amagai, A. Tsuchiya, S. Nakano, M. Nogawa, H. Koizumi, H. Onodera |
T. Amagai, A. Tsuchiya, S. Nakano, M. Nogawa, H. Koizumi, H. Onodera |
A slow-wave transmission line with thin pillars for millimeter-wave CMOS |
A slow-wave transmission line with thin pillars for millimeter-wave CMOS |
A slow-wave transmission line with thin pillars for millimeter-wave CMOS |
2013 17th IEEE Workshop on Signal and Power Integrity, SPI 2013 |
2013 17th IEEE Workshop on Signal and Power Integrity, SPI 2013 |
2013 17th IEEE Workshop on Signal and Power Integrity, SPI 2013 |
2013/05 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Takashi Matsumoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
Takashi Matsumoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
Takashi Matsumoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
Impact of Body-Biasing Technique on Random Telegraph Noise Induced Delay Fluctuation |
Impact of Body-Biasing Technique on Random Telegraph Noise Induced Delay Fluctuation |
Impact of Body-Biasing Technique on Random Telegraph Noise Induced Delay Fluctuation |
JAPANESE JOURNAL OF APPLIED PHYSICS, 52, 4 |
JAPANESE JOURNAL OF APPLIED PHYSICS, 52, 4 |
JAPANESE JOURNAL OF APPLIED PHYSICS, 52, 4 |
2013/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Kuiyuan Zhang, Jun Furuta, Ryosuke Yamamoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
Kuiyuan Zhang, Jun Furuta, Ryosuke Yamamoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
Kuiyuan Zhang, Jun Furuta, Ryosuke Yamamoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
A Radiation-Hard Redundant Flip-Flop to Suppress Multiple Cell Upset by Utilizing the Parasitic Bipolar Effect |
A Radiation-Hard Redundant Flip-Flop to Suppress Multiple Cell Upset by Utilizing the Parasitic Bipolar Effect |
A Radiation-Hard Redundant Flip-Flop to Suppress Multiple Cell Upset by Utilizing the Parasitic Bipolar Effect |
IEICE TRANSACTIONS ON ELECTRONICS, E96C, 4, 511-517 |
IEICE TRANSACTIONS ON ELECTRONICS, E96C, 4, 511-517 |
IEICE TRANSACTIONS ON ELECTRONICS, E96C, 4, 511-517 |
2013/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| J. Furuta, K. Kobayashi, H. Onodera |
J. Furuta, K. Kobayashi, H. Onodera |
J. Furuta, K. Kobayashi, H. Onodera |
Impact of cell distance and well-contact density on neutron-induced Multiple Cell Upsets |
Impact of cell distance and well-contact density on neutron-induced Multiple Cell Upsets |
Impact of cell distance and well-contact density on neutron-induced Multiple Cell Upsets |
IEEE International Reliability Physics Symposium Proceedings, 6C.3.1-6C.3.4 |
IEEE International Reliability Physics Symposium Proceedings, 6C.3.1-6C.3.4 |
IEEE International Reliability Physics Symposium Proceedings, 6C.3.1-6C.3.4 |
2013/04 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
An Impact of Within-Die Variation on Supply Voltage Dependence of Path Delay |
An Impact of Within-Die Variation on Supply Voltage Dependence of Path Delay |
An Impact of Within-Die Variation on Supply Voltage Dependence of Path Delay |
TAU workshop |
TAU workshop |
TAU workshop |
2013/03 |
有 |
英語 |
|
公開 |
| J. Furuta, R. Yamamoto, K. Kobayashi, H. Onodera |
J. Furuta, R. Yamamoto, K. Kobayashi, H. Onodera |
J. Furuta, R. Yamamoto, K. Kobayashi, H. Onodera |
Effects of neutron-induced well potential perturbation for multiple cell upset of flip-flops in 65 nm |
Effects of neutron-induced well potential perturbation for multiple cell upset of flip-flops in 65 nm |
Effects of neutron-induced well potential perturbation for multiple cell upset of flip-flops in 65 nm |
IEEE Transactions on Nuclear Science, 60, 1, 213-218 |
IEEE Transactions on Nuclear Science, 60, 1, 213-218 |
IEEE Transactions on Nuclear Science, 60, 1, 213-218 |
2013/02 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 密山幸男, 尾上孝雄, 小野寺秀俊 |
密山幸男, 尾上孝雄, 小野寺秀俊 |
|
「再構成可能ディペンダブルVLSIプラットホーム」 |
「再構成可能ディペンダブルVLSIプラットホーム」 |
|
電子情報通信学会学会誌, 95-99 |
電子情報通信学会学会誌, 95-99 |
, 95-99 |
2013/02 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| 松本高士, 小林和淑, 小野寺秀俊 |
松本高士, 小林和淑, 小野寺秀俊 |
|
ランダム・テレグラフ・ノイズが低電圧CMOS論理回路の遅延ゆら ぎに及ぼす影響 |
ランダム・テレグラフ・ノイズが低電圧CMOS論理回路の遅延ゆら ぎに及ぼす影響 |
|
応用物理学会分科会 シリコンテクノロジー, 154, 27-30 |
応用物理学会分科会 シリコンテクノロジー, 154, 27-30 |
, 154, 27-30 |
2013/01/30 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Hidetoshi Onodera |
Hidetoshi Onodera |
Hidetoshi Onodera |
Dependable VLSI Platform using Robust Fabrics |
Dependable VLSI Platform using Robust Fabrics |
Dependable VLSI Platform using Robust Fabrics |
2013 18TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 119-124 |
2013 18TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 119-124 |
2013 18TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 119-124 |
2013 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Takeshi Kuboki, Yusuke Ohtomo, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera |
Takeshi Kuboki, Yusuke Ohtomo, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera |
Takeshi Kuboki, Yusuke Ohtomo, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera |
A 25-Gb/s LD Driver with Area-Effective Inductor in a 0.18-mu m CMOS |
A 25-Gb/s LD Driver with Area-Effective Inductor in a 0.18-mu m CMOS |
A 25-Gb/s LD Driver with Area-Effective Inductor in a 0.18-mu m CMOS |
2013 18TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 105-106 |
2013 18TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 105-106 |
2013 18TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 105-106 |
2013 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Dawood Alnajjar, Hiroaki Konoura, Yukio Mitsuyama, Hajime Shimada, Kazutoshi Kobayashi, Hiroyuki Kanbara, Hiroyuki Ochi, Takashi Imagawa, Shinichi Noda, Kazutoshi Wakabayashi, Masanori Hashimoto, Takao Onoye, Hidetoshi Onodera |
Dawood Alnajjar, Hiroaki Konoura, Yukio Mitsuyama, Hajime Shimada, Kazutoshi Kobayashi, Hiroyuki Kanbara, Hiroyuki Ochi, Takashi Imagawa, Shinichi Noda, Kazutoshi Wakabayashi, Masanori Hashimoto, Takao Onoye, Hidetoshi Onodera |
Dawood Alnajjar, Hiroaki Konoura, Yukio Mitsuyama, Hajime Shimada, Kazutoshi Kobayashi, Hiroyuki Kanbara, Hiroyuki Ochi, Takashi Imagawa, Shinichi Noda, Kazutoshi Wakabayashi, Masanori Hashimoto, Takao Onoye, Hidetoshi Onodera |
Reliability-Configurable Mixed-Grained Reconfigurable Array Supporting C-to-Array Mapping and Its Radiation Testing |
Reliability-Configurable Mixed-Grained Reconfigurable Array Supporting C-to-Array Mapping and Its Radiation Testing |
Reliability-Configurable Mixed-Grained Reconfigurable Array Supporting C-to-Array Mapping and Its Radiation Testing |
PROCEEDINGS OF THE 2013 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 313-316 |
PROCEEDINGS OF THE 2013 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 313-316 |
PROCEEDINGS OF THE 2013 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 313-316 |
2013 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A. K. M. Mahfuzul Islam, Tohru Ishihara, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Tohru Ishihara, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Tohru Ishihara, Hidetoshi Onodera |
Reconfigurable Delay Cell for Area-efficient Implementation of On-chip MOSFET Monitor Schemes |
Reconfigurable Delay Cell for Area-efficient Implementation of On-chip MOSFET Monitor Schemes |
Reconfigurable Delay Cell for Area-efficient Implementation of On-chip MOSFET Monitor Schemes |
PROCEEDINGS OF THE 2013 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 125-128 |
PROCEEDINGS OF THE 2013 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 125-128 |
PROCEEDINGS OF THE 2013 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 125-128 |
2013 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Analysis and Comparison of XOR Cell Structures for Low Voltage Circuit Design |
Analysis and Comparison of XOR Cell Structures for Low Voltage Circuit Design |
Analysis and Comparison of XOR Cell Structures for Low Voltage Circuit Design |
PROCEEDINGS OF THE FOURTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED 2013), 703-708 |
PROCEEDINGS OF THE FOURTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED 2013), 703-708 |
PROCEEDINGS OF THE FOURTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED 2013), 703-708 |
2013 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 松本高士, 小林和淑, 小野寺秀俊 |
松本高士, 小林和淑, 小野寺秀俊 |
|
ランダム・テレグラフ・ノイズに起因した組合せ回路遅延ゆらぎに対する基板バイアスの影響 |
ランダム・テレグラフ・ノイズに起因した組合せ回路遅延ゆらぎに対する基板バイアスの影響 |
|
デザインガイア2012, 信学技報, 112, 320, 63-68 |
デザインガイア2012, 信学技報, 112, 320, 63-68 |
, 112, 320, 63-68 |
2012/11/26 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| B. P. Das, H. Onodera |
B. P. Das, H. Onodera |
B. P. Das, H. Onodera |
Area-efficient reconfigurable-array-based oscillator for standard cell characterisation |
Area-efficient reconfigurable-array-based oscillator for standard cell characterisation |
Area-efficient reconfigurable-array-based oscillator for standard cell characterisation |
IET CIRCUITS DEVICES & SYSTEMS, 6, 6, 429-436 |
IET CIRCUITS DEVICES & SYSTEMS, 6, 6, 429-436 |
IET CIRCUITS DEVICES & SYSTEMS, 6, 6, 429-436 |
2012/11 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Islam A. K. M. Mahfuzul, Akira Tsuchiya, Kazutoshi Kobayashi, Hidetoshi Onodera |
Islam A. K. M. Mahfuzul, Akira Tsuchiya, Kazutoshi Kobayashi, Hidetoshi Onodera |
Islam A. K. M. Mahfuzul, Akira Tsuchiya, Kazutoshi Kobayashi, Hidetoshi Onodera |
Variation-Sensitive Monitor Circuits for Estimation of Global Process Parameter Variation |
Variation-Sensitive Monitor Circuits for Estimation of Global Process Parameter Variation |
Variation-Sensitive Monitor Circuits for Estimation of Global Process Parameter Variation |
IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, 25, 4, 571-580 |
IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, 25, 4, 571-580 |
IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, 25, 4, 571-580 |
2012/11 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| T. Matsumoto, yoto, K. Kobayashi(KIT, H. Onodera(Kyo |
T. Matsumoto, yoto, K. Kobayashi(KIT, H. Onodera(Kyo |
T. Matsumoto, yoto, K. Kobayashi(KIT, H. Onodera(Kyo |
Impact of Body-Biasing Technique on RTN-induced CMOS Logic Delay Uncertainty |
Impact of Body-Biasing Technique on RTN-induced CMOS Logic Delay Uncertainty |
Impact of Body-Biasing Technique on RTN-induced CMOS Logic Delay Uncertainty |
Proc.of IEEE/ACM Workshop on Variability Modeling and Characterization |
Proc.of IEEE/ACM Workshop on Variability Modeling and Characterization |
Proc.of IEEE/ACM Workshop on Variability Modeling and Characterization |
2012/11 |
有 |
英語 |
|
公開 |
| I.A.K.M. Mahfuzul, H. Onodera |
I.A.K.M. Mahfuzul, H. Onodera |
I.A.K.M. Mahfuzul, H. Onodera |
On-chip detection of process shift and process spread for silicon debugging and model-hardware correlation |
On-chip detection of process shift and process spread for silicon debugging and model-hardware correlation |
On-chip detection of process shift and process spread for silicon debugging and model-hardware correlation |
Proceedings of the Asian Test Symposium, 350-354 |
Proceedings of the Asian Test Symposium, 350-354 |
Proceedings of the Asian Test Symposium, 350-354 |
2012/11 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| SinNyoung KIM, Akira TSUCHIYA, Hidetoshi ONODERA |
SinNyoung KIM, Akira TSUCHIYA, Hidetoshi ONODERA |
SinNyoung KIM, Akira TSUCHIYA, Hidetoshi ONODERA |
Dual-PLL based on Temporal Redundancy for Radiation-Hardening |
Dual-PLL based on Temporal Redundancy for Radiation-Hardening |
Dual-PLL based on Temporal Redundancy for Radiation-Hardening |
Proceedings of 10th International Workshop on Radiation Effects on Semiconductor Devices for Space Applications |
Proceedings of 10th International Workshop on Radiation Effects on Semiconductor Devices for Space Applications |
Proceedings of 10th International Workshop on Radiation Effects on Semiconductor Devices for Space Applications |
2012/10 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Nishimura Shohei, Matsumoto Takashi, Kyoto University, Kobayashi Kazutoshi(KIT, Onodera Hidetoshi, Kyoto University |
Nishimura Shohei, Matsumoto Takashi, Kyoto University, Kobayashi Kazutoshi(KIT, Onodera Hidetoshi, Kyoto University |
Nishimura Shohei, Matsumoto Takashi, Kyoto University, Kobayashi Kazutoshi(KIT, Onodera Hidetoshi, Kyoto University |
Impact on delay due to random telegraph noise under low voltage operation in logic circuits |
Impact on delay due to random telegraph noise under low voltage operation in logic circuits |
Impact on delay due to random telegraph noise under low voltage operation in logic circuits |
Proc. of 2012 International Conference on Solid State Devices and Materials (SSDM2012), pp.170-171 |
Proc. of 2012 International Conference on Solid State Devices and Materials (SSDM2012), pp.170-171 |
Proc. of 2012 International Conference on Solid State Devices and Materials (SSDM2012), pp.170-171 |
2012/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| SinNyong Kim, Akira Tsuchiya, Hidetoshi Onodera, Kyoto University |
SinNyong Kim, Akira Tsuchiya, Hidetoshi Onodera, Kyoto University |
SinNyong Kim, Akira Tsuchiya, Hidetoshi Onodera, Kyoto University |
Modeling of Single-Event Failures in Divider and PFD of PLL based on Jitter Analysis |
Modeling of Single-Event Failures in Divider and PFD of PLL based on Jitter Analysis |
Modeling of Single-Event Failures in Divider and PFD of PLL based on Jitter Analysis |
Proc. of the conference on Radiation and its Effects on Components and Systems(RADECS) |
Proc. of the conference on Radiation and its Effects on Components and Systems(RADECS) |
Proc. of the conference on Radiation and its Effects on Components and Systems(RADECS) |
2012/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 松本高士, 小林和淑, 小林和淑, 小野寺秀俊, 小野寺秀俊 |
松本高士, 小林和淑, 小林和淑, 小野寺秀俊, 小野寺秀俊 |
KIM SinNyoung, TSUCHIYA Akira, ONODERA Hidetoshi, ONODERA Hidetoshi |
ＮＢＴＩ・ＲＴＮが論理回路およびＳＲＡＭの信頼性に与える影響について |
ＮＢＴＩ・ＲＴＮが論理回路およびＳＲＡＭの信頼性に与える影響について |
Evaluation of Single-Event Vulnerability in Analog and Digital Signals of PLL based on Error-Categorization |
情報処理学会シンポジウム論文集, 2012, 5, 151-156 |
情報処理学会シンポジウム論文集, 2012, 5, 151-156 |
DA Symposium, 2012, 5, 151-156 |
2012/08/22 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Islam A.K.M Mahfuzul, 釡江典裕, 石原亨, 小野寺秀俊 |
Islam A.K.M Mahfuzul, 釡江典裕, 石原亨, 小野寺秀俊 |
|
完全ディジタル型のP/Nばらつきの自律補償回路 |
完全ディジタル型のP/Nばらつきの自律補償回路 |
|
情報処理学会DAシンポジウム2012論文集, 43-48 |
情報処理学会DAシンポジウム2012論文集, 43-48 |
, 43-48 |
2012/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 釡江典裕, 土谷亮, 小野寺秀俊 |
釡江典裕, 土谷亮, 小野寺秀俊 |
|
チップ内基板バイアス生成回路のモジュール化設計 |
チップ内基板バイアス生成回路のモジュール化設計 |
|
情報処理学会DAシンポジウム2012論文集, 55-60 |
情報処理学会DAシンポジウム2012論文集, 55-60 |
, 55-60 |
2012/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| J. Furuta, Kyoto University, R. Yamamoto, K. Kobayashi(KIT, H. Onodera, Kyoto |
J. Furuta, Kyoto University, R. Yamamoto, K. Kobayashi(KIT, H. Onodera, Kyoto |
J. Furuta, Kyoto University, R. Yamamoto, K. Kobayashi(KIT, H. Onodera, Kyoto |
Effects of Neutron-Induced Well Potential Perturbation for Multiple Cell Upset of Flip-Flops in 65 nm |
Effects of Neutron-Induced Well Potential Perturbation for Multiple Cell Upset of Flip-Flops in 65 nm |
Effects of Neutron-Induced Well Potential Perturbation for Multiple Cell Upset of Flip-Flops in 65 nm |
Nuclear and Space Radiation Effects Conference (NSREC) |
Nuclear and Space Radiation Effects Conference (NSREC) |
Nuclear and Space Radiation Effects Conference (NSREC) |
2012/07 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 松本高士, 小林和淑, 繊, 小野寺秀俊 |
松本高士, 小林和淑, 繊, 小野寺秀俊 |
|
LSI信頼性へのRTN・NBTIの影響と特性補償技術について |
LSI信頼性へのRTN・NBTIの影響と特性補償技術について |
|
LSIとシステムのワークショップ |
LSIとシステムのワークショップ |
|
2012/05 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| A. Tsuchiya, H. Onodera |
A. Tsuchiya, H. Onodera |
A. Tsuchiya, H. Onodera |
Impact of radiation loss in on-chip transmission-line for terahertz applications |
Impact of radiation loss in on-chip transmission-line for terahertz applications |
Impact of radiation loss in on-chip transmission-line for terahertz applications |
2012 IEEE 16th Workshop on Signal and Power Integrity, SPI 2012 - Proceedings, 125-128 |
2012 IEEE 16th Workshop on Signal and Power Integrity, SPI 2012 - Proceedings, 125-128 |
2012 IEEE 16th Workshop on Signal and Power Integrity, SPI 2012 - Proceedings, 125-128 |
2012/05 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Takashi Matsumoto, Hiroaki Makino, Kazutoshi Kobayashi, Hidetoshi Onodera |
Takashi Matsumoto, Hiroaki Makino, Kazutoshi Kobayashi, Hidetoshi Onodera |
Takashi Matsumoto, Hiroaki Makino, Kazutoshi Kobayashi, Hidetoshi Onodera |
Multicore Large-Scale Integration Lifetime Extension by Negative Bias Temperature Instability Recovery-Based Self-Healing |
Multicore Large-Scale Integration Lifetime Extension by Negative Bias Temperature Instability Recovery-Based Self-Healing |
Multicore Large-Scale Integration Lifetime Extension by Negative Bias Temperature Instability Recovery-Based Self-Healing |
JAPANESE JOURNAL OF APPLIED PHYSICS, 51, 4 |
JAPANESE JOURNAL OF APPLIED PHYSICS, 51, 4 |
JAPANESE JOURNAL OF APPLIED PHYSICS, 51, 4 |
2012/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Takeshi Kuboki, Yusuke Ohtomo, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera |
Takeshi Kuboki, Yusuke Ohtomo, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera |
Takeshi Kuboki, Yusuke Ohtomo, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera |
Area-Effective Inductive Peaking with Interwoven Inductor for High-Speed Laser-Diode Driver for Optical Communication System |
Area-Effective Inductive Peaking with Interwoven Inductor for High-Speed Laser-Diode Driver for Optical Communication System |
Area-Effective Inductive Peaking with Interwoven Inductor for High-Speed Laser-Diode Driver for Optical Communication System |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E95A, 2, 479-486 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E95A, 2, 479-486 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E95A, 2, 479-486 |
2012/02 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Takashi Matsumoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
Takashi Matsumoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
Takashi Matsumoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
Impact of Random Telegraph Noise on CMOS Logic Delay Uncertainty under Low Voltage Operation |
Impact of Random Telegraph Noise on CMOS Logic Delay Uncertainty under Low Voltage Operation |
Impact of Random Telegraph Noise on CMOS Logic Delay Uncertainty under Low Voltage Operation |
2012 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM), 2012, 581-584 |
2012 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM), 2012, 581-584 |
2012 IEEE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM), 2012, 581-584 |
2012 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Takeshi Kuboki, Yusuke Ohtomo, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera |
Takeshi Kuboki, Yusuke Ohtomo, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera |
Takeshi Kuboki, Yusuke Ohtomo, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera |
A 16Gb/s Area-Efficient LD Driver with Interwoven Inductor in a 0.18 mu m CMOS |
A 16Gb/s Area-Efficient LD Driver with Interwoven Inductor in a 0.18 mu m CMOS |
A 16Gb/s Area-Efficient LD Driver with Interwoven Inductor in a 0.18 mu m CMOS |
2012 17TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 561-+ |
2012 17TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 561-+ |
2012 17TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 561-+ |
2012 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Shinichi Nishizawa, Hidetoshi Onodera |
Shinichi Nishizawa, Hidetoshi Onodera |
Shinichi Nishizawa, Hidetoshi Onodera |
Ring Oscillator with Calibration Circuit for Accurate On-Chip IR-drop Measurement |
Ring Oscillator with Calibration Circuit for Accurate On-Chip IR-drop Measurement |
Ring Oscillator with Calibration Circuit for Accurate On-Chip IR-drop Measurement |
2012 IEEE INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS), 3-8 |
2012 IEEE INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS), 3-8 |
2012 IEEE INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS), 3-8 |
2012 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Shuichi Fujimoto, Islam A. K. M. Mahfzul, Takashi Matsumoto, Hidetoshi Onodera |
Shuichi Fujimoto, Islam A. K. M. Mahfzul, Takashi Matsumoto, Hidetoshi Onodera |
Shuichi Fujimoto, Islam A. K. M. Mahfzul, Takashi Matsumoto, Hidetoshi Onodera |
Inhomogeneous Ring Oscillator for WID Variability and RTN Characterization |
Inhomogeneous Ring Oscillator for WID Variability and RTN Characterization |
Inhomogeneous Ring Oscillator for WID Variability and RTN Characterization |
2012 IEEE INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS), 25-30 |
2012 IEEE INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS), 25-30 |
2012 IEEE INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS), 25-30 |
2012 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Jun Furuta, Ryosuke Yamamoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
Jun Furuta, Ryosuke Yamamoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
Jun Furuta, Ryosuke Yamamoto, Kazutoshi Kobayashi, Hidetoshi Onodera |
Evaluation of Parasitic Bipolar Effects on Neutron-Induced SET Rates for Logic Gates |
Evaluation of Parasitic Bipolar Effects on Neutron-Induced SET Rates for Logic Gates |
Evaluation of Parasitic Bipolar Effects on Neutron-Induced SET Rates for Logic Gates |
2012 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS), 2012 Vol.2, 906-910 |
2012 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS), 2012 Vol.2, 906-910 |
2012 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS), 2012 Vol.2, 906-910 |
2012 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Kuiyuan Zhang, Ryosuke Yamamoto, Jun Furuta, Kazutoshi Kobayashi, Hidetoshi Onodera |
Kuiyuan Zhang, Ryosuke Yamamoto, Jun Furuta, Kazutoshi Kobayashi, Hidetoshi Onodera |
Kuiyuan Zhang, Ryosuke Yamamoto, Jun Furuta, Kazutoshi Kobayashi, Hidetoshi Onodera |
Parasitic Bipolar Effects on Soft Errors to Prevent Simultaneous Flips of Redundant Flip-Flops |
Parasitic Bipolar Effects on Soft Errors to Prevent Simultaneous Flips of Redundant Flip-Flops |
Parasitic Bipolar Effects on Soft Errors to Prevent Simultaneous Flips of Redundant Flip-Flops |
2012 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS), 5B.2.1-5B.2.4 |
2012 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS), 5B.2.1-5B.2.4 |
2012 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS), 5B.2.1-5B.2.4 |
2012 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera |
A Flexible Structure of Standard Cell and Its Optimization Method for Near-Threshold Voltage Operation |
A Flexible Structure of Standard Cell and Its Optimization Method for Near-Threshold Voltage Operation |
A Flexible Structure of Standard Cell and Its Optimization Method for Near-Threshold Voltage Operation |
2012 IEEE 30TH INTERNATIONAL CONFERENCE ON COMPUTER DESIGN (ICCD), 235-240 |
2012 IEEE 30TH INTERNATIONAL CONFERENCE ON COMPUTER DESIGN (ICCD), 235-240 |
2012 IEEE 30TH INTERNATIONAL CONFERENCE ON COMPUTER DESIGN (ICCD), 235-240 |
2012 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Islam A. K. M. Mahfuzul, Norihiro Kamae, Tohru Ishihara, Hidetoshi Onodera |
Islam A. K. M. Mahfuzul, Norihiro Kamae, Tohru Ishihara, Hidetoshi Onodera |
Islam A. K. M. Mahfuzul, Norihiro Kamae, Tohru Ishihara, Hidetoshi Onodera |
A Built-in Self-adjustment Scheme with Adaptive Body Bias using P/N-sensitive Digital Monitor Circuits |
A Built-in Self-adjustment Scheme with Adaptive Body Bias using P/N-sensitive Digital Monitor Circuits |
A Built-in Self-adjustment Scheme with Adaptive Body Bias using P/N-sensitive Digital Monitor Circuits |
2012 IEEE ASIAN SOLID STATE CIRCUITS CONFERENCE (A-SSCC), 101-104 |
2012 IEEE ASIAN SOLID STATE CIRCUITS CONFERENCE (A-SSCC), 101-104 |
2012 IEEE ASIAN SOLID STATE CIRCUITS CONFERENCE (A-SSCC), 101-104 |
2012 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Norihiro Kamae, Akira Tsuchiya, Hidetoshi Onodera |
Norihiro Kamae, Akira Tsuchiya, Hidetoshi Onodera |
Norihiro Kamae, Akira Tsuchiya, Hidetoshi Onodera |
A Body Bias Generator Compatible with Cell-based Design Flow for Within-die Variability Compensation |
A Body Bias Generator Compatible with Cell-based Design Flow for Within-die Variability Compensation |
A Body Bias Generator Compatible with Cell-based Design Flow for Within-die Variability Compensation |
2012 IEEE ASIAN SOLID STATE CIRCUITS CONFERENCE (A-SSCC), 389-392 |
2012 IEEE ASIAN SOLID STATE CIRCUITS CONFERENCE (A-SSCC), 389-392 |
2012 IEEE ASIAN SOLID STATE CIRCUITS CONFERENCE (A-SSCC), 389-392 |
2012 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 山本亮輔, 濱中力, 京都工芸繊, 古田潤, 小林和淑, 小野寺秀俊 |
山本亮輔, 濱中力, 京都工芸繊, 古田潤, 小林和淑, 小野寺秀俊 |
|
MCUに強靭な耐ソフトエラーフリップフロップ |
MCUに強靭な耐ソフトエラーフリップフロップ |
|
電子情報通信学会技術報告(集積回路設計), ICD2011-129, ICD2011-129 |
電子情報通信学会技術報告(集積回路設計), ICD2011-129, ICD2011-129 |
, ICD2011-129 |
2011/12/16 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 土谷 亮, 小野寺 秀俊 |
土谷 亮, 小野寺 秀俊 |
|
伝送線路の損失に対する異常表皮効果の影響 |
伝送線路の損失に対する異常表皮効果の影響 |
|
電子情報通信学会技術報告(マイクロ波), MW2011-139, MW2011-139 (2011-12), 77-81 |
電子情報通信学会技術報告(マイクロ波), MW2011-139, MW2011-139 (2011-12), 77-81 |
, MW2011-139 (2011-12), 77-81 |
2011/12/16 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Chikara Hamanaka, Ryosuke Yamamoto, Jun Furuta, Kanto Kubota, Kazutoshi Kobayashi, Hidetoshi Onodera |
Chikara Hamanaka, Ryosuke Yamamoto, Jun Furuta, Kanto Kubota, Kazutoshi Kobayashi, Hidetoshi Onodera |
Chikara Hamanaka, Ryosuke Yamamoto, Jun Furuta, Kanto Kubota, Kazutoshi Kobayashi, Hidetoshi Onodera |
Variation-Tolerance of a 65-nm Error-Hardened Dual-Modular-Redundancy Flip-Flop Measured by Shift-Register-Based Monitor Structures |
Variation-Tolerance of a 65-nm Error-Hardened Dual-Modular-Redundancy Flip-Flop Measured by Shift-Register-Based Monitor Structures |
Variation-Tolerance of a 65-nm Error-Hardened Dual-Modular-Redundancy Flip-Flop Measured by Shift-Register-Based Monitor Structures |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E94A, 12, 2669-2675 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E94A, 12, 2669-2675 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E94A, 12, 2669-2675 |
2011/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Ryosuke Yamamoto, Chikara Hamanaka, Jun Furuta, Kazutoshi Kobayashi, Hidetoshi Onodera |
Ryosuke Yamamoto, Chikara Hamanaka, Jun Furuta, Kazutoshi Kobayashi, Hidetoshi Onodera |
Ryosuke Yamamoto, Chikara Hamanaka, Jun Furuta, Kazutoshi Kobayashi, Hidetoshi Onodera |
An Area-Efficient 65 nm Radiation-Hard Dual-Modular Flip-Flop to Avoid Multiple Cell Upsets |
An Area-Efficient 65 nm Radiation-Hard Dual-Modular Flip-Flop to Avoid Multiple Cell Upsets |
An Area-Efficient 65 nm Radiation-Hard Dual-Modular Flip-Flop to Avoid Multiple Cell Upsets |
IEEE TRANSACTIONS ON NUCLEAR SCIENCE, 58, 6, 3053-3059 |
IEEE TRANSACTIONS ON NUCLEAR SCIENCE, 58, 6, 3053-3059 |
IEEE TRANSACTIONS ON NUCLEAR SCIENCE, 58, 6, 3053-3059 |
2011/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Ryosuke Yamamoto, Chikara Hamanaka, Jun Furuta, Kazutoshi Kobayashi, Hidetoshi Onodera |
Ryosuke Yamamoto, Chikara Hamanaka, Jun Furuta, Kazutoshi Kobayashi, Hidetoshi Onodera |
Ryosuke Yamamoto, Chikara Hamanaka, Jun Furuta, Kazutoshi Kobayashi, Hidetoshi Onodera |
An Area-Efficient 65 nm Radiation-Hard Dual-Modular Flip-Flop to Avoid Multiple Cell Upsets |
An Area-Efficient 65 nm Radiation-Hard Dual-Modular Flip-Flop to Avoid Multiple Cell Upsets |
An Area-Efficient 65 nm Radiation-Hard Dual-Modular Flip-Flop to Avoid Multiple Cell Upsets |
IEEE TRANSACTIONS ON NUCLEAR SCIENCE, 58, 6, 3053-3059 |
IEEE TRANSACTIONS ON NUCLEAR SCIENCE, 58, 6, 3053-3059 |
IEEE TRANSACTIONS ON NUCLEAR SCIENCE, 58, 6, 3053-3059 |
2011/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 松本高士, 牧野紘明, 小林和淑, 小野寺秀俊 |
松本高士, 牧野紘明, 小林和淑, 小野寺秀俊 |
|
NBTI回復現象を利用したマルチコアLSIの自己特性補償法 |
NBTI回復現象を利用したマルチコアLSIの自己特性補償法 |
|
電子情報通信学会技術報告(集積回路設計), ICD2011-92, ICD2011-92, 59-63 |
電子情報通信学会技術報告(集積回路設計), ICD2011-92, ICD2011-92, 59-63 |
, ICD2011-92, 59-63 |
2011/11/29 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Takashi Matsumoto, Kyoto, Kazutoshi Kobayashi(KIT, Hidetoshi Onodera(Kyoto |
Takashi Matsumoto, Kyoto, Kazutoshi Kobayashi(KIT, Hidetoshi Onodera(Kyoto |
Takashi Matsumoto, Kyoto, Kazutoshi Kobayashi(KIT, Hidetoshi Onodera(Kyoto |
Impact of RTN and NBTI on Synchrorous Circuit Reliability |
Impact of RTN and NBTI on Synchrorous Circuit Reliability |
Impact of RTN and NBTI on Synchrorous Circuit Reliability |
IEEE/ACM Workshop on Variability Modeling and Characterization |
IEEE/ACM Workshop on Variability Modeling and Characterization |
IEEE/ACM Workshop on Variability Modeling and Characterization |
2011/11 |
有 |
英語 |
|
公開 |
| J. Furuta, R. Yamamoto, K. Kobayashi, H. Onodera |
J. Furuta, R. Yamamoto, K. Kobayashi, H. Onodera |
J. Furuta, R. Yamamoto, K. Kobayashi, H. Onodera |
Correlations between well potential and SEUs measured by well-potential perturbation detectors in 65nm |
Correlations between well potential and SEUs measured by well-potential perturbation detectors in 65nm |
Correlations between well potential and SEUs measured by well-potential perturbation detectors in 65nm |
2011 Proceedings of Technical Papers: IEEE Asian Solid-State Circuits Conference 2011, A-SSCC 2011, 209-212 |
2011 Proceedings of Technical Papers: IEEE Asian Solid-State Circuits Conference 2011, A-SSCC 2011, 209-212 |
2011 Proceedings of Technical Papers: IEEE Asian Solid-State Circuits Conference 2011, A-SSCC 2011, 209-212 |
2011/11 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| N. Kamae, A. Tsuchiya, H. Onodera |
N. Kamae, A. Tsuchiya, H. Onodera |
N. Kamae, A. Tsuchiya, H. Onodera |
An area effective forward/reverse body bias generator for within-die variability compensation |
An area effective forward/reverse body bias generator for within-die variability compensation |
An area effective forward/reverse body bias generator for within-die variability compensation |
2011 Proceedings of Technical Papers: IEEE Asian Solid-State Circuits Conference 2011, A-SSCC 2011, 217-220 |
2011 Proceedings of Technical Papers: IEEE Asian Solid-State Circuits Conference 2011, A-SSCC 2011, 217-220 |
2011 Proceedings of Technical Papers: IEEE Asian Solid-State Circuits Conference 2011, A-SSCC 2011, 217-220 |
2011/11 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A. Tsuchiya, T. Kuboki, Y. Ohtomo, K. Kishine, S. Miyawaki, M. Nakamura, H. Onodera |
A. Tsuchiya, T. Kuboki, Y. Ohtomo, K. Kishine, S. Miyawaki, M. Nakamura, H. Onodera |
A. Tsuchiya, T. Kuboki, Y. Ohtomo, K. Kishine, S. Miyawaki, M. Nakamura, H. Onodera |
Bandwidth enhancement for high speed amplifier utilizing mutually coupled on-chip inductors |
Bandwidth enhancement for high speed amplifier utilizing mutually coupled on-chip inductors |
Bandwidth enhancement for high speed amplifier utilizing mutually coupled on-chip inductors |
2011 International SoC Design Conference, ISOCC 2011, 36-39 |
2011 International SoC Design Conference, ISOCC 2011, 36-39 |
2011 International SoC Design Conference, ISOCC 2011, 36-39 |
2011/11 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| S. Miyawaki, M. Nakamura, A. Tsuchiya, K. Kishine, H. Onodera |
S. Miyawaki, M. Nakamura, A. Tsuchiya, K. Kishine, H. Onodera |
S. Miyawaki, M. Nakamura, A. Tsuchiya, K. Kishine, H. Onodera |
A 10.3Gbps transimpedance amplifier with mutually coupled inductors in 0.18-μm CMOS |
A 10.3Gbps transimpedance amplifier with mutually coupled inductors in 0.18-μm CMOS |
A 10.3Gbps transimpedance amplifier with mutually coupled inductors in 0.18-μm CMOS |
2011 International SoC Design Conference, ISOCC 2011, 223-226 |
2011 International SoC Design Conference, ISOCC 2011, 223-226 |
2011 International SoC Design Conference, ISOCC 2011, 223-226 |
2011/11 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Bishnu Prasad Das, Hidetoshi Onodera |
Bishnu Prasad Das, Hidetoshi Onodera |
Bishnu Prasad Das, Hidetoshi Onodera |
Reconfigurable Array-Based Area-Efficient Test Structure for Standard Cell Characterization |
Reconfigurable Array-Based Area-Efficient Test Structure for Standard Cell Characterization |
Reconfigurable Array-Based Area-Efficient Test Structure for Standard Cell Characterization |
Proceedings of 2011 International Workshop on RTL and Higl Level Testing, pp.113-118 |
Proceedings of 2011 International Workshop on RTL and Higl Level Testing, pp.113-118 |
Proceedings of 2011 International Workshop on RTL and Higl Level Testing, pp.113-118 |
2011/11 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 北島和彦, 小野寺秀俊 |
北島和彦, 小野寺秀俊 |
|
チップ内ばらつき耐性を高めたフリップフロップの設計手法 |
チップ内ばらつき耐性を高めたフリップフロップの設計手法 |
|
DAシンポジウム2011年論文集, 183-188 |
DAシンポジウム2011年論文集, 183-188 |
, 183-188 |
2011/09 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Takashi Matsumoto, Hiroaki Makino, Kazutoshi Kobayashi, Hidetoshi Onodera |
Takashi Matsumoto, Hiroaki Makino, Kazutoshi Kobayashi, Hidetoshi Onodera |
Takashi Matsumoto, Hiroaki Makino, Kazutoshi Kobayashi, Hidetoshi Onodera |
Multi-core LSI Lifetime Extension by NBTI-Recovery-bases Self-healing |
Multi-core LSI Lifetime Extension by NBTI-Recovery-bases Self-healing |
Multi-core LSI Lifetime Extension by NBTI-Recovery-bases Self-healing |
Proceedings of International Conference on Solid State Devices and Materials, pp.1045-1046 |
Proceedings of International Conference on Solid State Devices and Materials, pp.1045-1046 |
Proceedings of International Conference on Solid State Devices and Materials, pp.1045-1046 |
2011/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 増田政基, 岡田翔伍, 山本亮輔, 古田潤, 小林和淑, 小野寺秀俊 |
増田政基, 岡田翔伍, 山本亮輔, 古田潤, 小林和淑, 小野寺秀俊 |
|
スタンダードセルベースASICにおける多重化フリップフロップのソフトエラー耐性の評価 |
スタンダードセルベースASICにおける多重化フリップフロップのソフトエラー耐性の評価 |
|
回路とシステムワークショップ講演論文集 |
回路とシステムワークショップ講演論文集 |
|
2011/08/11 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 金 信寧, 土谷 亮, 小野寺 秀俊 |
金 信寧, 土谷 亮, 小野寺 秀俊 |
金 信寧, 土谷 亮, 小野寺 秀俊 |
Evaluation of future PLL performance by predictive model card reflecting ITRS technology scaling |
Evaluation of future PLL performance by predictive model card reflecting ITRS technology scaling |
Evaluation of future PLL performance by predictive model card reflecting ITRS technology scaling |
DAシンポジウム2011年論文集, 105-110 |
DAシンポジウム2011年論文集, 105-110 |
DAシンポジウム2011年論文集, pp.105-110, 105-110 |
2011/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 西澤真一, 小林和淑, 小野寺秀俊 |
西澤真一, 小林和淑, 小野寺秀俊 |
|
パッケージとの接続抵抗を考慮したチップ内電源ネットワークの構成手法 |
パッケージとの接続抵抗を考慮したチップ内電源ネットワークの構成手法 |
|
DAシンポジウム2011年論文集, 45-50 |
DAシンポジウム2011年論文集, 45-50 |
, 45-50 |
2011/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 古田潤, 濱中力, 小林和淑, 小野寺秀俊 |
古田潤, 濱中力, 小林和淑, 小野寺秀俊 |
|
寄生バイポーラ効果を考慮したソフトエラーによる一過性パルスのモデル化と評価 |
寄生バイポーラ効果を考慮したソフトエラーによる一過性パルスのモデル化と評価 |
|
DAシンポジウム2011年論文集, 81-86 |
DAシンポジウム2011年論文集, 81-86 |
, 81-86 |
2011/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 松本高士, 牧野裕明, 小林和淑, 小野寺秀俊 |
松本高士, 牧野裕明, 小林和淑, 小野寺秀俊 |
|
トランジスタレベルでの経年劣化補償技術におけるNBTI回復特性の利用について |
トランジスタレベルでの経年劣化補償技術におけるNBTI回復特性の利用について |
|
LSIとシステムのワークショップ 2011 |
LSIとシステムのワークショップ 2011 |
|
2011/05/18 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 松本高士, 牧野裕明, 小林和淑, 小野寺秀俊 |
松本高士, 牧野裕明, 小林和淑, 小野寺秀俊 |
|
トランジスタレベルでの経年劣化補償技術におけるNBTI回復特性の利用について |
トランジスタレベルでの経年劣化補償技術におけるNBTI回復特性の利用について |
|
LSIとシステムのワークショップ 2011 |
LSIとシステムのワークショップ 2011 |
|
2011/05/17 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 小野寺秀俊 |
小野寺秀俊 |
|
ロバストファブリックを用いたディペンダブルVLSIプラットフォーム |
ロバストファブリックを用いたディペンダブルVLSIプラットフォーム |
|
LSIとシステムのワークショップ 2011 |
LSIとシステムのワークショップ 2011 |
|
2011/05 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| H. Onodera |
H. Onodera |
H. Onodera |
Message from the editor-in-chief |
Message from the editor-in-chief |
Message from the editor-in-chief |
IPSJ Transactions on System LSI Design Methodology, 4, 1 |
IPSJ Transactions on System LSI Design Methodology, 4, 1 |
IPSJ Transactions on System LSI Design Methodology, 4, 1 |
2011/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Takashi Matsumoto, Hiroaki Makino, Kazutoshi Kobayashi, Hidetoshi Onodera |
Takashi Matsumoto, Hiroaki Makino, Kazutoshi Kobayashi, Hidetoshi Onodera |
Takashi Matsumoto, Hiroaki Makino, Kazutoshi Kobayashi, Hidetoshi Onodera |
A 65 nm Complementary Metal-Oxide-Semiconductor 400 ns Measurement Delay Negative-Bias-Temperature-Instability Recovery Sensor with Minimum Assist Circuit |
A 65 nm Complementary Metal-Oxide-Semiconductor 400 ns Measurement Delay Negative-Bias-Temperature-Instability Recovery Sensor with Minimum Assist Circuit |
A 65 nm Complementary Metal-Oxide-Semiconductor 400 ns Measurement Delay Negative-Bias-Temperature-Instability Recovery Sensor with Minimum Assist Circuit |
JAPANESE JOURNAL OF APPLIED PHYSICS, 50, 4, 1-4 |
JAPANESE JOURNAL OF APPLIED PHYSICS, 50, 4, 1-4 |
JAPANESE JOURNAL OF APPLIED PHYSICS, 50, 4, 1-4 |
2011/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 小野寺秀俊 |
小野寺秀俊 |
|
More Mooreに立ちはだかるCMOSばらつきの理解に向けて |
More Mooreに立ちはだかるCMOSばらつきの理解に向けて |
|
信学技報VLD2010-124, 110, 432, 49-49 |
信学技報VLD2010-124, 110, 432, 49-49 |
, 110, 432, 49-49 |
2011/03/02 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Kyosuke Ito, Takashi Matsumoto, Shinichi Nishizawa, Hiroki Sunagawa, Kazutoshi Kobayashi, Hidetoshi Onodera |
Kyosuke Ito, Takashi Matsumoto, Shinichi Nishizawa, Hiroki Sunagawa, Kazutoshi Kobayashi, Hidetoshi Onodera |
Kyosuke Ito, Takashi Matsumoto, Shinichi Nishizawa, Hiroki Sunagawa, Kazutoshi Kobayashi, Hidetoshi Onodera |
Modeling of Random Telegraph Noise under Circuit Operation - Simulation and Measurement of RTN-induced delay fluctuation |
Modeling of Random Telegraph Noise under Circuit Operation - Simulation and Measurement of RTN-induced delay fluctuation |
Modeling of Random Telegraph Noise under Circuit Operation - Simulation and Measurement of RTN-induced delay fluctuation |
2011 12TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED), 22-27 |
2011 12TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED), 22-27 |
2011 12TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED), 22-27 |
2011 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Jun Furuta, Chikara Hamanaka, Kazutoshi Kobayashi, Hidetoshi Onodera |
Jun Furuta, Chikara Hamanaka, Kazutoshi Kobayashi, Hidetoshi Onodera |
Jun Furuta, Chikara Hamanaka, Kazutoshi Kobayashi, Hidetoshi Onodera |
Measurement of Neutron-induced SET Pulse Width Using Propagation-induced Pulse Shrinking |
Measurement of Neutron-induced SET Pulse Width Using Propagation-induced Pulse Shrinking |
Measurement of Neutron-induced SET Pulse Width Using Propagation-induced Pulse Shrinking |
2011 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS) |
2011 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS) |
2011 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS) |
2011 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Kyosuke Ito, Takashi Matsumoto, Shinichi Nishizawa, Hiroki Sunagawa, Kazutoshi Kobayashi, Hidetoshi Onodera |
Kyosuke Ito, Takashi Matsumoto, Shinichi Nishizawa, Hiroki Sunagawa, Kazutoshi Kobayashi, Hidetoshi Onodera |
Kyosuke Ito, Takashi Matsumoto, Shinichi Nishizawa, Hiroki Sunagawa, Kazutoshi Kobayashi, Hidetoshi Onodera |
The Impact of RTN on Performance Fluctuation in CMOS Logic Circuits |
The Impact of RTN on Performance Fluctuation in CMOS Logic Circuits |
The Impact of RTN on Performance Fluctuation in CMOS Logic Circuits |
2011 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS), CR.5.1-CR.5.4 |
2011 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS), CR.5.1-CR.5.4 |
2011 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS), CR.5.1-CR.5.4 |
2011 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Islam A. K. M. Mahfuzul, Akira Tsuchiya, Kazutoshi Kobayashi, Hidetoshi Onodera |
Islam A. K. M. Mahfuzul, Akira Tsuchiya, Kazutoshi Kobayashi, Hidetoshi Onodera |
Islam A. K. M. Mahfuzul, Akira Tsuchiya, Kazutoshi Kobayashi, Hidetoshi Onodera |
Variation-sensitive Monitor Circuits for Estimation of Die-to-Die Process Variation |
Variation-sensitive Monitor Circuits for Estimation of Die-to-Die Process Variation |
Variation-sensitive Monitor Circuits for Estimation of Die-to-Die Process Variation |
2011 IEEE INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS) |
2011 IEEE INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS) |
2011 IEEE INTERNATIONAL CONFERENCE ON MICROELECTRONIC TEST STRUCTURES (ICMTS) |
2011 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| J. Furuta, C. Hamanaka, K. Kobayashi, H. Onodera |
J. Furuta, C. Hamanaka, K. Kobayashi, H. Onodera |
J. Furuta, C. Hamanaka, K. Kobayashi, H. Onodera |
A 65nm Flip-Flop Array to Measure Soft Error Resiliency against High-Energy Neutron and Alpha Particles |
A 65nm Flip-Flop Array to Measure Soft Error Resiliency against High-Energy Neutron and Alpha Particles |
A 65nm Flip-Flop Array to Measure Soft Error Resiliency against High-Energy Neutron and Alpha Particles |
2011 16TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 83-84 |
2011 16TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 83-84 |
2011 16TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 83-84 |
2011 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Gradient Resistivity Method for Numerical Evaluation of Anomalous Skin Effect |
Gradient Resistivity Method for Numerical Evaluation of Anomalous Skin Effect |
Gradient Resistivity Method for Numerical Evaluation of Anomalous Skin Effect |
2011 15TH IEEE WORKSHOP ON SIGNAL PROPAGATION ON INTERCONNECTS (SPI), 139-142 |
2011 15TH IEEE WORKSHOP ON SIGNAL PROPAGATION ON INTERCONNECTS (SPI), 139-142 |
2011 15TH IEEE WORKSHOP ON SIGNAL PROPAGATION ON INTERCONNECTS (SPI), 139-142 |
2011 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Hidetoshi Onodera |
Hidetoshi Onodera |
Hidetoshi Onodera |
Dependable VLSI Program in Japan - Program overview and the current status of dependable VLSI platform project |
Dependable VLSI Program in Japan - Program overview and the current status of dependable VLSI platform project |
Dependable VLSI Program in Japan - Program overview and the current status of dependable VLSI platform project |
2011 20TH ASIAN TEST SYMPOSIUM (ATS), 492-495 |
2011 20TH ASIAN TEST SYMPOSIUM (ATS), 492-495 |
2011 20TH ASIAN TEST SYMPOSIUM (ATS), 492-495 |
2011 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 松本高士, 牧野紘明, 小林和淑, 繊, 小野寺秀俊 |
松本高士, 牧野紘明, 小林和淑, 繊, 小野寺秀俊 |
|
測定時の劣化の影響を除去した高速NBTI回復特性センサーの検討 |
測定時の劣化の影響を除去した高速NBTI回復特性センサーの検討 |
|
電子情報通信学会技術報告(集積回路設計) |
電子情報通信学会技術報告(集積回路設計) |
|
2010/12/16 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| H. Sunagawa, H. Terada, A. Tsuchiya, K. Kobayashi, H. Onodera |
H. Sunagawa, H. Terada, A. Tsuchiya, K. Kobayashi, H. Onodera |
H. Sunagawa, H. Terada, A. Tsuchiya, K. Kobayashi, H. Onodera |
Effect of regularity-enhanced layout on variability and circuit performance of standard cells |
Effect of regularity-enhanced layout on variability and circuit performance of standard cells |
Effect of regularity-enhanced layout on variability and circuit performance of standard cells |
IPSJ Transactions on System LSI Design Methodology, 3, 130-139 |
IPSJ Transactions on System LSI Design Methodology, 3, 130-139 |
IPSJ Transactions on System LSI Design Methodology, 3, 130-139 |
2010/09 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 古田潤, 小林和淑, 小野寺秀俊 |
古田潤, 小林和淑, 小野寺秀俊 |
|
バッファチェインにおけるパルス幅縮小現象を利用したSETパルス幅測定回路 |
バッファチェインにおけるパルス幅縮小現象を利用したSETパルス幅測定回路 |
|
DAシンポジウム2010年論文集, 233-238 |
DAシンポジウム2010年論文集, 233-238 |
, 233-238 |
2010/09 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 北島和彦, 砂川洋輝, 土谷亮, 小野寺秀俊 |
北島和彦, 砂川洋輝, 土谷亮, 小野寺秀俊 |
|
レイアウト制約が性能と製造性に与える影響 |
レイアウト制約が性能と製造性に与える影響 |
|
DAシンポジウム2010年論文集, 221-226 |
DAシンポジウム2010年論文集, 221-226 |
, 221-226 |
2010/09 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 藤本秀一, Islam A.K.M. Mahfuzul, 西澤真一, 小野寺秀俊 |
藤本秀一, Islam A.K.M. Mahfuzul, 西澤真一, 小野寺秀俊 |
|
チップ内ばらつきの成分解析手法 |
チップ内ばらつきの成分解析手法 |
|
DAシンポジウム2010年論文集, 215-220 |
DAシンポジウム2010年論文集, 215-220 |
, 215-220 |
2010/09 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 伊東恭佑, 松本高士, 小林和淑, 小野寺秀俊 |
伊東恭佑, 松本高士, 小林和淑, 小野寺秀俊 |
|
組み合わせ回路におけるランダム・テレグラフ・ノイズの影響の評価 |
組み合わせ回路におけるランダム・テレグラフ・ノイズの影響の評価 |
|
DAシンポジウム2010年論文集, 99-104 |
DAシンポジウム2010年論文集, 99-104 |
, 99-104 |
2010/09 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| S. Kim, A. Tsuchiya, H. Onodera |
S. Kim, A. Tsuchiya, H. Onodera |
S. Kim, A. Tsuchiya, H. Onodera |
A design procedure of predictive RF MOSFET model for compatibility with ITRS |
A design procedure of predictive RF MOSFET model for compatibility with ITRS |
A design procedure of predictive RF MOSFET model for compatibility with ITRS |
Proceedings - IEEE International SOC Conference, SOCC 2010, 396-399 |
Proceedings - IEEE International SOC Conference, SOCC 2010, 396-399 |
Proceedings - IEEE International SOC Conference, SOCC 2010, 396-399 |
2010/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| H. Sunagawa, H. Onodera |
H. Sunagawa, H. Onodera |
H. Sunagawa, H. Onodera |
Variation-tolerant design of D-flipflops |
Variation-tolerant design of D-flipflops |
Variation-tolerant design of D-flipflops |
Proceedings - IEEE International SOC Conference, SOCC 2010, 147-151 |
Proceedings - IEEE International SOC Conference, SOCC 2010, 147-151 |
Proceedings - IEEE International SOC Conference, SOCC 2010, 147-151 |
2010/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A. Tsuchiya, H. Onodera |
A. Tsuchiya, H. Onodera |
A. Tsuchiya, H. Onodera |
Measurement of on-chip transmission-line with stacked split-ring resonators |
Measurement of on-chip transmission-line with stacked split-ring resonators |
Measurement of on-chip transmission-line with stacked split-ring resonators |
2010 IEEE 14th Workshop on Signal Propagation on Interconnects, SPI 2010 - Proceedings, 137-140 |
2010 IEEE 14th Workshop on Signal Propagation on Interconnects, SPI 2010 - Proceedings, 137-140 |
2010 IEEE 14th Workshop on Signal Propagation on Interconnects, SPI 2010 - Proceedings, 137-140 |
2010/05 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 濱中力, 古田潤, 牧野紘明, 小林和淑, 繊, 小野寺秀俊 |
濱中力, 古田潤, 牧野紘明, 小林和淑, 繊, 小野寺秀俊 |
|
基板バイポーラ効果によるSEUとMCUの発生機構の検討 |
基板バイポーラ効果によるSEUとMCUの発生機構の検討 |
|
電子情報通信学会 VLSI設計技術研究会 |
電子情報通信学会 VLSI設計技術研究会 |
|
2010/03/10 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Jun Furuta, Kazutoshi Kobayashi, Hidetoshi Onodera |
Jun Furuta, Kazutoshi Kobayashi, Hidetoshi Onodera |
Jun Furuta, Kazutoshi Kobayashi, Hidetoshi Onodera |
An Area/Delay Efficient Dual-Modular Flip-Flop with Higher SEU/SET Immunity |
An Area/Delay Efficient Dual-Modular Flip-Flop with Higher SEU/SET Immunity |
An Area/Delay Efficient Dual-Modular Flip-Flop with Higher SEU/SET Immunity |
IEICE TRANSACTIONS ON ELECTRONICS, E93C, 3, 340-346 |
IEICE TRANSACTIONS ON ELECTRONICS, E93C, 3, 340-346 |
IEICE TRANSACTIONS ON ELECTRONICS, E93C, 3, 340-346 |
2010/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| H. Onodera |
H. Onodera |
H. Onodera |
IPSJ Transactions on System LSI Design Methodology: Message from the editor-in-chief |
IPSJ Transactions on System LSI Design Methodology: Message from the editor-in-chief |
IPSJ Transactions on System LSI Design Methodology: Message from the editor-in-chief |
IPSJ Transactions on System LSI Design Methodology, 3, 1 |
IPSJ Transactions on System LSI Design Methodology, 3, 1 |
IPSJ Transactions on System LSI Design Methodology, 3, 1 |
2010/01 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| A.K.M Mahfuzul Islam, Akira Tsuchiya, Kazutoshi Kobayashi, Hidetoshi Onodera |
A.K.M Mahfuzul Islam, Akira Tsuchiya, Kazutoshi Kobayashi, Hidetoshi Onodera |
A.K.M Mahfuzul Islam, Akira Tsuchiya, Kazutoshi Kobayashi, Hidetoshi Onodera |
Process-sensitive Monitor Circuits for Estimation of Die-to-Die Process Variability |
Process-sensitive Monitor Circuits for Estimation of Die-to-Die Process Variability |
Process-sensitive Monitor Circuits for Estimation of Die-to-Die Process Variability |
Tau Workshop 2010, Mar 2010. |
Tau Workshop 2010, Mar 2010. |
Tau Workshop 2010, Mar 2010. |
2010 |
有 |
英語 |
|
公開 |
| Bishnu Prasad Das, Hidetoshi Onodera |
Bishnu Prasad Das, Hidetoshi Onodera |
Bishnu Prasad Das, Hidetoshi Onodera |
Warning Prediction Sequential for Transient Error Prevention |
Warning Prediction Sequential for Transient Error Prevention |
Warning Prediction Sequential for Transient Error Prevention |
2010 IEEE 25TH INTERNATIONAL SYMPOSIUM ON DEFECT AND FAULT TOLERANCE IN VLSI SYSTEMS (DFT 2010), 382-390 |
2010 IEEE 25TH INTERNATIONAL SYMPOSIUM ON DEFECT AND FAULT TOLERANCE IN VLSI SYSTEMS (DFT 2010), 382-390 |
2010 IEEE 25TH INTERNATIONAL SYMPOSIUM ON DEFECT AND FAULT TOLERANCE IN VLSI SYSTEMS (DFT 2010), 382-390 |
2010 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Jun Furuta, Chikara Hamanaka, Kazutoshi Kobayashi, Hidetoshi Onodera |
Jun Furuta, Chikara Hamanaka, Kazutoshi Kobayashi, Hidetoshi Onodera |
Jun Furuta, Chikara Hamanaka, Kazutoshi Kobayashi, Hidetoshi Onodera |
A 65nm Bistable Cross-coupled Dual Modular Redundancy Flip-Flop Capable of Protecting Soft Errors on the C-element |
A 65nm Bistable Cross-coupled Dual Modular Redundancy Flip-Flop Capable of Protecting Soft Errors on the C-element |
A 65nm Bistable Cross-coupled Dual Modular Redundancy Flip-Flop Capable of Protecting Soft Errors on the C-element |
2010 SYMPOSIUM ON VLSI CIRCUITS, DIGEST OF TECHNICAL PAPERS, 123-+ |
2010 SYMPOSIUM ON VLSI CIRCUITS, DIGEST OF TECHNICAL PAPERS, 123-+ |
2010 SYMPOSIUM ON VLSI CIRCUITS, DIGEST OF TECHNICAL PAPERS, 123-+ |
2010 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Takeshi Kuboki, Yusuke Ohtomo, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera |
Takeshi Kuboki, Yusuke Ohtomo, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera |
Takeshi Kuboki, Yusuke Ohtomo, Akira Tsuchiya, Keiji Kishine, Hidetoshi Onodera |
A 16Gbps Laser-Diode Driver with Interwoven Peaking Inductors in 0.18-mu m CMOS |
A 16Gbps Laser-Diode Driver with Interwoven Peaking Inductors in 0.18-mu m CMOS |
A 16Gbps Laser-Diode Driver with Interwoven Peaking Inductors in 0.18-mu m CMOS |
IEEE CUSTOM INTEGRATED CIRCUITS CONFERENCE 2010, 2010, 395-398 |
IEEE CUSTOM INTEGRATED CIRCUITS CONFERENCE 2010, 2010, 395-398 |
IEEE CUSTOM INTEGRATED CIRCUITS CONFERENCE 2010, 2010, 395-398 |
2010 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 奥村 佳弘, 中村 誠, 岸根 桂路, 土谷 亮, 小野寺 秀俊 |
奥村 佳弘, 中村 誠, 岸根 桂路, 土谷 亮, 小野寺 秀俊 |
|
相互結合インダクタを用いたTIA帯域向上手法 |
相互結合インダクタを用いたTIA帯域向上手法 |
|
電子情報通信学会技術報告書, 157-161 |
電子情報通信学会技術報告書, 157-161 |
, 157-161 |
2009/12/15 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Takayuki Fukuoka, Akira Tsuchiya, Hidetoshi Onodera |
Takayuki Fukuoka, Akira Tsuchiya, Hidetoshi Onodera |
Takayuki Fukuoka, Akira Tsuchiya, Hidetoshi Onodera |
Statistical Gate Delay Model for Multiple Input Switching |
Statistical Gate Delay Model for Multiple Input Switching |
Statistical Gate Delay Model for Multiple Input Switching |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E92A, 12, 3070-3078 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E92A, 12, 3070-3078 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E92A, 12, 3070-3078 |
2009/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| G. Gildenblat, H. Onodera |
G. Gildenblat, H. Onodera |
G. Gildenblat, H. Onodera |
Modeling of passive elements and reliability |
Modeling of passive elements and reliability |
Modeling of passive elements and reliability |
Proceedings of the Custom Integrated Circuits Conference |
Proceedings of the Custom Integrated Circuits Conference |
Proceedings of the Custom Integrated Circuits Conference |
2009/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 砂川洋輝, 土谷亮, 小林和淑, 小野寺秀俊 |
砂川洋輝, 土谷亮, 小林和淑, 小野寺秀俊 |
|
チップ内ばらつきが順序セルの動作特性に与える影響 |
チップ内ばらつきが順序セルの動作特性に与える影響 |
|
情報処理学会DA シンポジウム |
情報処理学会DA シンポジウム |
|
2009/08 |
有 |
日本語 |
|
公開 |
| Islam A.K.M. Mahfuzul, 土谷亮, 小林和淑, 小野寺秀俊 |
Islam A.K.M. Mahfuzul, 土谷亮, 小林和淑, 小野寺秀俊 |
|
遅延モニタ回路によるプロセス変動量の推定 |
遅延モニタ回路によるプロセス変動量の推定 |
|
DAシンポジウム2009, 127-132 |
DAシンポジウム2009, 127-132 |
, 127-132 |
2009/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| K. Kishine, H. Inaba, Ma. Nakamura, Mi. Nakamura, Y. Ohtomo, H. Onodera |
K. Kishine, H. Inaba, Ma. Nakamura, Mi. Nakamura, Y. Ohtomo, H. Onodera |
K. Kishine, H. Inaba, Ma. Nakamura, Mi. Nakamura, Y. Ohtomo, H. Onodera |
Low-jitter design method based on omega(n)-domain jitter analysis for 10 Gbit/s clock and data recovery ICs |
Low-jitter design method based on omega(n)-domain jitter analysis for 10 Gbit/s clock and data recovery ICs |
Low-jitter design method based on omega(n)-domain jitter analysis for 10 Gbit/s clock and data recovery ICs |
ELECTRONICS LETTERS, 45, 16, 808-U11 |
ELECTRONICS LETTERS, 45, 16, 808-U11 |
ELECTRONICS LETTERS, 45, 16, 808-U11 |
2009/07 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Hidetoshi Onodera |
Hidetoshi Onodera |
Hidetoshi Onodera |
Dependable VLSI Platform Using Robust Fabrics |
Dependable VLSI Platform Using Robust Fabrics |
Dependable VLSI Platform Using Robust Fabrics |
International Workshop on Emerging Circuits and Systems, pp. |
International Workshop on Emerging Circuits and Systems, pp. |
International Workshop on Emerging Circuits and Systems, pp. |
2009/07 |
有 |
英語 |
|
公開 |
| 古田 潤, 小林 和淑, 小野寺 秀俊 |
古田 潤, 小林 和淑, 小野寺 秀俊 |
|
高いSEU/SET耐性を持つ省面積・低遅延二重化フリップフロップ |
高いSEU/SET耐性を持つ省面積・低遅延二重化フリップフロップ |
|
第22回回路とシステム軽井沢ワークショップ, 456-461 |
第22回回路とシステム軽井沢ワークショップ, 456-461 |
, 456-461 |
2009/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| H. Onodera |
H. Onodera |
H. Onodera |
IPSJ Transactions on System LSI Design Methodology: Message from the editor-in-chief |
IPSJ Transactions on System LSI Design Methodology: Message from the editor-in-chief |
IPSJ Transactions on System LSI Design Methodology: Message from the editor-in-chief |
IPSJ Transactions on System LSI Design Methodology, 2, 1 |
IPSJ Transactions on System LSI Design Methodology, 2, 1 |
IPSJ Transactions on System LSI Design Methodology, 2, 1 |
2009/01 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Hiroki Sunagawa, Haruhiko Terada, Akira Tsuchiya, Kazutoshi Kobayashi, Hidetoshi Onodera |
Hiroki Sunagawa, Haruhiko Terada, Akira Tsuchiya, Kazutoshi Kobayashi, Hidetoshi Onodera |
Hiroki Sunagawa, Haruhiko Terada, Akira Tsuchiya, Kazutoshi Kobayashi, Hidetoshi Onodera |
Effect of Regularity-Enhanced Layout on Printability and Circuit Performance of Standard Cells |
Effect of Regularity-Enhanced Layout on Printability and Circuit Performance of Standard Cells |
Effect of Regularity-Enhanced Layout on Printability and Circuit Performance of Standard Cells |
ISQED 2009: PROCEEDINGS 10TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN, VOLS 1 AND 2, 195-200 |
ISQED 2009: PROCEEDINGS 10TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN, VOLS 1 AND 2, 195-200 |
ISQED 2009: PROCEEDINGS 10TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN, VOLS 1 AND 2, 195-200 |
2009 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Effect of Dummy Fills on Characteristics of Passive Devices in CMOS Millimeter-Wave Circuits |
Effect of Dummy Fills on Characteristics of Passive Devices in CMOS Millimeter-Wave Circuits |
Effect of Dummy Fills on Characteristics of Passive Devices in CMOS Millimeter-Wave Circuits |
2009 IEEE 8TH INTERNATIONAL CONFERENCE ON ASIC, VOLS 1 AND 2, PROCEEDINGS, 296-+ |
2009 IEEE 8TH INTERNATIONAL CONFERENCE ON ASIC, VOLS 1 AND 2, PROCEEDINGS, 296-+ |
2009 IEEE 8TH INTERNATIONAL CONFERENCE ON ASIC, VOLS 1 AND 2, PROCEEDINGS, 296-+ |
2009 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Hidetoshi Onodera, Haruhiko Terada |
Hidetoshi Onodera, Haruhiko Terada |
Hidetoshi Onodera, Haruhiko Terada |
Characterization of WID Delay Variability Using RO-array Test Structures |
Characterization of WID Delay Variability Using RO-array Test Structures |
Characterization of WID Delay Variability Using RO-array Test Structures |
2009 IEEE 8TH INTERNATIONAL CONFERENCE ON ASIC, VOLS 1 AND 2, PROCEEDINGS, 658-+ |
2009 IEEE 8TH INTERNATIONAL CONFERENCE ON ASIC, VOLS 1 AND 2, PROCEEDINGS, 658-+ |
2009 IEEE 8TH INTERNATIONAL CONFERENCE ON ASIC, VOLS 1 AND 2, PROCEEDINGS, 658-+ |
2009 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Shuichi Sakai, Hidetoshi Onodera, Hiroto Yasuura, James C. Hoe |
Shuichi Sakai, Hidetoshi Onodera, Hiroto Yasuura, James C. Hoe |
Shuichi Sakai, Hidetoshi Onodera, Hiroto Yasuura, James C. Hoe |
Dependable VLSI: Device, Design and Architecture - How should they cooperate? |
Dependable VLSI: Device, Design and Architecture - How should they cooperate? |
Dependable VLSI: Device, Design and Architecture - How should they cooperate? |
PROCEEDINGS OF THE ASP-DAC 2009: ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE 2009, 859-+ |
PROCEEDINGS OF THE ASP-DAC 2009: ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE 2009, 859-+ |
PROCEEDINGS OF THE ASP-DAC 2009: ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE 2009, 859-+ |
2009 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Effect of Underlayer Dummy Fills on On-Chip Transmission Line |
Effect of Underlayer Dummy Fills on On-Chip Transmission Line |
Effect of Underlayer Dummy Fills on On-Chip Transmission Line |
2009 IEEE WORKSHOP ON SIGNAL PROPAGATION ON INTERCONNECTS, 126-129 |
2009 IEEE WORKSHOP ON SIGNAL PROPAGATION ON INTERCONNECTS, 126-129 |
2009 IEEE WORKSHOP ON SIGNAL PROPAGATION ON INTERCONNECTS, 126-129 |
2009 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
On-Chip Metamaterial Transmission-Line Based on Stacked Split-Ring Resonator for Millimeter-Wave LSIs |
On-Chip Metamaterial Transmission-Line Based on Stacked Split-Ring Resonator for Millimeter-Wave LSIs |
On-Chip Metamaterial Transmission-Line Based on Stacked Split-Ring Resonator for Millimeter-Wave LSIs |
APMC: 2009 ASIA PACIFIC MICROWAVE CONFERENCE, VOLS 1-5, 1458-1461 |
APMC: 2009 ASIA PACIFIC MICROWAVE CONFERENCE, VOLS 1-5, 1458-1461 |
APMC: 2009 ASIA PACIFIC MICROWAVE CONFERENCE, VOLS 1-5, 1458-1461 |
2009 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Patterned Floating Dummy Fill for On-Chip Spiral Inductor Considering the Effect of Dummy Fill |
Patterned Floating Dummy Fill for On-Chip Spiral Inductor Considering the Effect of Dummy Fill |
Patterned Floating Dummy Fill for On-Chip Spiral Inductor Considering the Effect of Dummy Fill |
IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, 56, 12, 3217-3222 |
IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, 56, 12, 3217-3222 |
IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, 56, 12, 3217-3222 |
2008/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| H. Onodera |
H. Onodera |
H. Onodera |
Variability modeling and impact on design |
Variability modeling and impact on design |
Variability modeling and impact on design |
Technical Digest - International Electron Devices Meeting, IEDM |
Technical Digest - International Electron Devices Meeting, IEDM |
Technical Digest - International Electron Devices Meeting, IEDM |
2008/12 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 小野寺秀俊 |
小野寺秀俊 |
Hidetoshi Onodera |
ばらつき考慮設計に向けて |
ばらつき考慮設計に向けて |
Toward Variability-Aware Design |
電子情報通信学会技術研究報告 ICD2008-73, 83-88 |
電子情報通信学会技術研究報告 ICD2008-73, 83-88 |
IEICE Technical Report, 83-88 |
2008/11/18 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Hirofumi Shinohara, Koji Nii, Hidetoshi Onodera |
Hirofumi Shinohara, Koji Nii, Hidetoshi Onodera |
Hirofumi Shinohara, Koji Nii, Hidetoshi Onodera |
Analytical model of static noise margin in CMOS SRAM for variation consideration |
Analytical model of static noise margin in CMOS SRAM for variation consideration |
Analytical model of static noise margin in CMOS SRAM for variation consideration |
IEICE TRANSACTIONS ON ELECTRONICS, E91C, 9, 1488-1500 |
IEICE TRANSACTIONS ON ELECTRONICS, E91C, 9, 1488-1500 |
IEICE TRANSACTIONS ON ELECTRONICS, E91C, 9, 1488-1500 |
2008/09 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| H. Terada, T. Fukuoka, A. Tsuchiya, H. Onodera |
H. Terada, T. Fukuoka, A. Tsuchiya, H. Onodera |
H. Terada, T. Fukuoka, A. Tsuchiya, H. Onodera |
Accurate estimation of the worst-case delay in statistical static timing analysis |
Accurate estimation of the worst-case delay in statistical static timing analysis |
Accurate estimation of the worst-case delay in statistical static timing analysis |
IPSJ Transactions on System LSI Design Methodology, 1, 116-125 |
IPSJ Transactions on System LSI Design Methodology, 1, 116-125 |
IPSJ Transactions on System LSI Design Methodology, 1, 116-125 |
2008/09 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| H. Onodera, H.-H. Vuong |
H. Onodera, H.-H. Vuong |
H. Onodera, H.-H. Vuong |
Statistical Modeling |
Statistical Modeling |
Statistical Modeling |
Proceedings of the Custom Integrated Circuits Conference |
Proceedings of the Custom Integrated Circuits Conference |
Proceedings of the Custom Integrated Circuits Conference |
2008/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 寺田晴彦, 土谷亮, 小林和淑, 小野寺秀俊, 小野寺秀俊 |
寺田晴彦, 土谷亮, 小林和淑, 小野寺秀俊, 小野寺秀俊 |
|
リングオシレータアレイによるゲート遅延ばらつきの評価とモデル化 |
リングオシレータアレイによるゲート遅延ばらつきの評価とモデル化 |
|
情報処理学会DAシンポジウム論文集, 2008, 7, 199-204 |
情報処理学会DAシンポジウム論文集, 2008, 7, 199-204 |
, 2008, 7, 199-204 |
2008/08 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 砂川洋輝, 寺田晴彦, 土谷亮, 小林和淑, 小野寺秀俊, 小野寺秀俊 |
砂川洋輝, 寺田晴彦, 土谷亮, 小林和淑, 小野寺秀俊, 小野寺秀俊 |
|
レイアウト規則性が回路性能とばらつきに及ぼす影響の評価 |
レイアウト規則性が回路性能とばらつきに及ぼす影響の評価 |
|
情報処理学会DAシンポジウム論文集, 2008, 7, 67-72 |
情報処理学会DAシンポジウム論文集, 2008, 7, 67-72 |
, 2008, 7, 67-72 |
2008/08 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 久米洋平, 杉原有理, Ngo Cam Lai, 小林和淑, 小野寺秀俊 |
久米洋平, 杉原有理, Ngo Cam Lai, 小林和淑, 小野寺秀俊 |
Yohei Kume, Yuuri Sugihara, Ngo Cam Lai, Kazutoshi Kobayashi, Hidetoshi Onodera |
遅延比較器を用いた低コストなFPGAの速度・歩留まり向上手法 |
遅延比較器を用いた低コストなFPGAの速度・歩留まり向上手法 |
A Low-cost Speed and Yield Enhancement Method using Enbedded Delay-Detectors on FPGAs |
電子情報通信学会技術報告, VLD2007-163, ICD-2007-186, 41-46 |
電子情報通信学会技術報告, VLD2007-163, ICD-2007-186, 41-46 |
IEICE Technical Report, VLD2007-163, ICD-2007-186, 41-46 |
2008/03/07 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Masanori Hashimoto, Junji Yamaguchi, Takashi Sato, Hidetoshi Onodera |
Masanori Hashimoto, Junji Yamaguchi, Takashi Sato, Hidetoshi Onodera |
Masanori Hashimoto, Junji Yamaguchi, Takashi Sato, Hidetoshi Onodera |
Timing analysis considering temporal supply voltage fluctuation |
Timing analysis considering temporal supply voltage fluctuation |
Timing analysis considering temporal supply voltage fluctuation |
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E91D, 3, 655-660 |
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E91D, 3, 655-660 |
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E91D, 3, 655-660 |
2008/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| H. Onodera |
H. Onodera |
H. Onodera |
Welcome to TSLDM-A new open-access online journal from IPSJ |
Welcome to TSLDM-A new open-access online journal from IPSJ |
Welcome to TSLDM-A new open-access online journal from IPSJ |
IPSJ Transactions on System LSI Design Methodology, 1, 1 |
IPSJ Transactions on System LSI Design Methodology, 1, 1 |
IPSJ Transactions on System LSI Design Methodology, 1, 1 |
2008/01 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Takayuki Fukuoka, Akira Tsuchiya, Hidetoshi Onodera |
Takayuki Fukuoka, Akira Tsuchiya, Hidetoshi Onodera |
Takayuki Fukuoka, Akira Tsuchiya, Hidetoshi Onodera |
Statistical gate delay model for Multiple Input Switching |
Statistical gate delay model for Multiple Input Switching |
Statistical gate delay model for Multiple Input Switching |
2008 ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, VOLS 1 AND 2, 205-210 |
2008 ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, VOLS 1 AND 2, 205-210 |
2008 ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, VOLS 1 AND 2, 205-210 |
2008 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Kazutoshi Kobayashi, Hidetoshi Onodera |
Kazutoshi Kobayashi, Hidetoshi Onodera |
Kazutoshi Kobayashi, Hidetoshi Onodera |
BestWays to use billions of devices on a chip - Error predictive, defect tolerant and error recovery designs |
BestWays to use billions of devices on a chip - Error predictive, defect tolerant and error recovery designs |
BestWays to use billions of devices on a chip - Error predictive, defect tolerant and error recovery designs |
2008 ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, VOLS 1 AND 2, 793-794 |
2008 ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, VOLS 1 AND 2, 793-794 |
2008 ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, VOLS 1 AND 2, 793-794 |
2008 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Dummy Fill Insertion Considering the Effect on High-Frequency Characteristics of Spiral Inductors |
Dummy Fill Insertion Considering the Effect on High-Frequency Characteristics of Spiral Inductors |
Dummy Fill Insertion Considering the Effect on High-Frequency Characteristics of Spiral Inductors |
2008 IEEE MTT-S INTERNATIONAL MICROWAVE SYMPOSIUM DIGEST, VOLS 1-4, 1049-1052 |
2008 IEEE MTT-S INTERNATIONAL MICROWAVE SYMPOSIUM DIGEST, VOLS 1-4, 1049-1052 |
2008 IEEE MTT-S INTERNATIONAL MICROWAVE SYMPOSIUM DIGEST, VOLS 1-4, 1049-1052 |
2008 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| K. Kobayashi, Y. Kume, C. L. Ngo, Y. Sugihara, H. Onodera |
K. Kobayashi, Y. Kume, C. L. Ngo, Y. Sugihara, H. Onodera |
K. Kobayashi, Y. Kume, C. L. Ngo, Y. Sugihara, H. Onodera |
A VARIATION-AWARE CONSTANT-ORDER OPTIMIZATION SCHEME UTILIZING DELAY DETECTORS TO SEARCH FOR FASTEST PATHS ON FPGAS |
A VARIATION-AWARE CONSTANT-ORDER OPTIMIZATION SCHEME UTILIZING DELAY DETECTORS TO SEARCH FOR FASTEST PATHS ON FPGAS |
A VARIATION-AWARE CONSTANT-ORDER OPTIMIZATION SCHEME UTILIZING DELAY DETECTORS TO SEARCH FOR FASTEST PATHS ON FPGAS |
2008 INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE AND LOGIC APPLICATIONS, VOLS 1 AND 2, 107-112 |
2008 INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE AND LOGIC APPLICATIONS, VOLS 1 AND 2, 107-112 |
2008 INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE AND LOGIC APPLICATIONS, VOLS 1 AND 2, 107-112 |
2008 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Y. Sugihara, Y. Kume, K. Kobayashi, H. Onodera |
Y. Sugihara, Y. Kume, K. Kobayashi, H. Onodera |
Y. Sugihara, Y. Kume, K. Kobayashi, H. Onodera |
PERFORMANCE OPTIMIZATION BY TRACK SWAPPING ON CRITICAL PATHS UTILIZING RANDOM VARIATIONS FOR FPGAS |
PERFORMANCE OPTIMIZATION BY TRACK SWAPPING ON CRITICAL PATHS UTILIZING RANDOM VARIATIONS FOR FPGAS |
PERFORMANCE OPTIMIZATION BY TRACK SWAPPING ON CRITICAL PATHS UTILIZING RANDOM VARIATIONS FOR FPGAS |
2008 INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE AND LOGIC APPLICATIONS, VOLS 1 AND 2, 502-505 |
2008 INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE AND LOGIC APPLICATIONS, VOLS 1 AND 2, 502-505 |
2008 INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE AND LOGIC APPLICATIONS, VOLS 1 AND 2, 502-505 |
2008 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Hirokazu Muta, Hidetoshi Onodera |
Hirokazu Muta, Hidetoshi Onodera |
Hirokazu Muta, Hidetoshi Onodera |
Manufacturability-aware design of standard cells |
Manufacturability-aware design of standard cells |
Manufacturability-aware design of standard cells |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E90A, 12, 2682-2690 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E90A, 12, 2682-2690 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E90A, 12, 2682-2690 |
2007/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Masanori Hashimoto, Junji Yamaguchi, Hidetoshi Onodera |
Masanori Hashimoto, Junji Yamaguchi, Hidetoshi Onodera |
Masanori Hashimoto, Junji Yamaguchi, Hidetoshi Onodera |
Timing analysis considering spatial power/ground level variation |
Timing analysis considering spatial power/ground level variation |
Timing analysis considering spatial power/ground level variation |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E90A, 12, 2661-2668 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E90A, 12, 2661-2668 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E90A, 12, 2661-2668 |
2007/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 杉原有理, 久米洋平, 小林和淑, 小野寺秀俊 |
杉原有理, 久米洋平, 小林和淑, 小野寺秀俊 |
Yuuri Sugihara, Yohei Kume, Kazutoshi Kobayashi, Hidetoshi Onodera |
ランダムばらつきを利用したトラック入れ替えによるFPGAの速度と歩留まり向上 |
ランダムばらつきを利用したトラック入れ替えによるFPGAの速度と歩留まり向上 |
Track Swapping on Critical Paths Utilizing Random Variations for FPGAs to Enhance Speed and Yield |
電子情報通信学会技術報告(RECONF2007-34), 107, 340, 13-18 |
電子情報通信学会技術報告(RECONF2007-34), 107, 340, 13-18 |
IEICE Technical Report(RECONF2007-34), 107, 340, 13-18 |
2007/11/20 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 久米洋平, 杉原有理, 香月和也, 小林和淑, 小野寺秀俊 |
久米洋平, 杉原有理, 香月和也, 小林和淑, 小野寺秀俊 |
|
チップ内ばらつきを利用して歩留まりと速度を向上させるFPGA |
チップ内ばらつきを利用して歩留まりと速度を向上させるFPGA |
|
第11回システムLSIワークショップ予稿集, 278-280 |
第11回システムLSIワークショップ予稿集, 278-280 |
, 278-280 |
2007/11/20 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Kazutoshi Kobayashi, Kazuya Katsuki, Manabu Kotani, Yuuri Sugihara, Yohei Kume, Hidetoshi Onodera |
Kazutoshi Kobayashi, Kazuya Katsuki, Manabu Kotani, Yuuri Sugihara, Yohei Kume, Hidetoshi Onodera |
Kazutoshi Kobayashi, Kazuya Katsuki, Manabu Kotani, Yuuri Sugihara, Yohei Kume, Hidetoshi Onodera |
A 90 nm 48 x 48 LUT-based FPGA enhancing speed and yield utilizing within-die delay variations |
A 90 nm 48 x 48 LUT-based FPGA enhancing speed and yield utilizing within-die delay variations |
A 90 nm 48 x 48 LUT-based FPGA enhancing speed and yield utilizing within-die delay variations |
IEICE TRANSACTIONS ON ELECTRONICS, E90C, 10, 1919-1926 |
IEICE TRANSACTIONS ON ELECTRONICS, E90C, 10, 1919-1926 |
IEICE TRANSACTIONS ON ELECTRONICS, E90C, 10, 1919-1926 |
2007/10 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| M. Yamaoka, H. Onodera |
M. Yamaoka, H. Onodera |
M. Yamaoka, H. Onodera |
A detailed Vth-variation analysis for sub-100-nm embedded SRAM design |
A detailed Vth-variation analysis for sub-100-nm embedded SRAM design |
A detailed Vth-variation analysis for sub-100-nm embedded SRAM design |
2006 IEEE International Systems-on-Chip Conference, SOC, 315-318 |
2006 IEEE International Systems-on-Chip Conference, SOC, 315-318 |
2006 IEEE International Systems-on-Chip Conference, SOC, 315-318 |
2007/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| T. Kouno, H. Onodera |
T. Kouno, H. Onodera |
T. Kouno, H. Onodera |
Consideration of transition-time variability in statistical timing analysis |
Consideration of transition-time variability in statistical timing analysis |
Consideration of transition-time variability in statistical timing analysis |
2006 IEEE International Systems-on-Chip Conference, SOC, 207-210 |
2006 IEEE International Systems-on-Chip Conference, SOC, 207-210 |
2006 IEEE International Systems-on-Chip Conference, SOC, 207-210 |
2007/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 寺田晴彦, 福岡孝之, 土谷亮, 小野寺秀俊 |
寺田晴彦, 福岡孝之, 土谷亮, 小野寺秀俊 |
|
統計的遅延解析における遅延分布間の最大値計算手法 |
統計的遅延解析における遅延分布間の最大値計算手法 |
|
情報処理学会DAシンポジウム論文集, 2007, 7, 7-12 |
情報処理学会DAシンポジウム論文集, 2007, 7, 7-12 |
, 2007, 7, 7-12 |
2007/08 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 福岡孝之, 土谷 亮, 小野寺秀俊 |
福岡孝之, 土谷 亮, 小野寺秀俊 |
|
同時スイッチングの影響を考慮した統計的遅延解析 |
同時スイッチングの影響を考慮した統計的遅延解析 |
|
DAシンポジウム2007, 13-18 |
DAシンポジウム2007, 13-18 |
, 13-18 |
2007/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 杉原有理, 小林和淑, 小野寺俊秀 |
杉原有理, 小林和淑, 小野寺俊秀 |
橋本昌宜, 小野寺秀俊 |
配線自由度によるばらつきを利用したＦＰＧＡの速度向上 |
配線自由度によるばらつきを利用したＦＰＧＡの速度向上 |
A Statistical Delay-Uncertainty Analysis of Path-Balanced Circuits. |
情報処理学会シンポジウム論文集, 2007, 7, 139-144 |
情報処理学会シンポジウム論文集, 2007, 7, 139-144 |
電子情報通信学会技術研究報告, 2007, 7, 139-144 |
2007/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Takeshi Kuboki, Akira Tsuchiya, Hidetoshi Onodera |
Takeshi Kuboki, Akira Tsuchiya, Hidetoshi Onodera |
Takeshi Kuboki, Akira Tsuchiya, Hidetoshi Onodera |
Low-power design of CML driver for on-chip transmission-lines using impedance-unmatched driver |
Low-power design of CML driver for on-chip transmission-lines using impedance-unmatched driver |
Low-power design of CML driver for on-chip transmission-lines using impedance-unmatched driver |
IEICE TRANSACTIONS ON ELECTRONICS, E90C, 6, 1274-1281 |
IEICE TRANSACTIONS ON ELECTRONICS, E90C, 6, 1274-1281 |
IEICE TRANSACTIONS ON ELECTRONICS, E90C, 6, 1274-1281 |
2007/06 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Akira Tsuchiya, Masanori Hashimoto, Hidetoshi Onodera |
Akira Tsuchiya, Masanori Hashimoto, Hidetoshi Onodera |
Akira Tsuchiya, Masanori Hashimoto, Hidetoshi Onodera |
Optimal termination of on-chip transmission-lines for high-speed signaling |
Optimal termination of on-chip transmission-lines for high-speed signaling |
Optimal termination of on-chip transmission-lines for high-speed signaling |
IEICE TRANSACTIONS ON ELECTRONICS, E90C, 6, 1267-1273 |
IEICE TRANSACTIONS ON ELECTRONICS, E90C, 6, 1267-1273 |
IEICE TRANSACTIONS ON ELECTRONICS, E90C, 6, 1267-1273 |
2007/06 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| A. Tsuchiya, H. Onodera |
A. Tsuchiya, H. Onodera |
A. Tsuchiya, H. Onodera |
Effect of dummy fills on high-frequency characteristics of on-chip interconnects |
Effect of dummy fills on high-frequency characteristics of on-chip interconnects |
Effect of dummy fills on high-frequency characteristics of on-chip interconnects |
Proceedings - 10th IEEE Workshop on Signal Propagation on Interconnects, SPI 2006, 275-278 |
Proceedings - 10th IEEE Workshop on Signal Propagation on Interconnects, SPI 2006, 275-278 |
Proceedings - 10th IEEE Workshop on Signal Propagation on Interconnects, SPI 2006, 275-278 |
2007/05 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| T. Kanamoto, T. Ikeda, A. Tsuchiya, H. Onodera, M. Hashimoto |
T. Kanamoto, T. Ikeda, A. Tsuchiya, H. Onodera, M. Hashimoto |
T. Kanamoto, T. Ikeda, A. Tsuchiya, H. Onodera, M. Hashimoto |
Si-substrate modeling toward substrate-aware interconnect resistance and inductance extraction in SoC design |
Si-substrate modeling toward substrate-aware interconnect resistance and inductance extraction in SoC design |
Si-substrate modeling toward substrate-aware interconnect resistance and inductance extraction in SoC design |
Proceedings - 10th IEEE Workshop on Signal Propagation on Interconnects, SPI 2006, 227-230 |
Proceedings - 10th IEEE Workshop on Signal Propagation on Interconnects, SPI 2006, 227-230 |
Proceedings - 10th IEEE Workshop on Signal Propagation on Interconnects, SPI 2006, 227-230 |
2007/05 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 土谷 亮, 小野寺 秀俊 |
土谷 亮, 小野寺 秀俊 |
|
ダミーフィルがオンチップ配線の高周波特性に与える影響の解析的評価手法 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (デバイスモデリング) |
ダミーフィルがオンチップ配線の高周波特性に与える影響の解析的評価手法 (第20回 回路とシステム軽井沢ワークショップ論文集) -- (デバイスモデリング) |
|
回路とシステム軽井沢ワークショップ論文集, 20, 19-22 |
回路とシステム軽井沢ワークショップ論文集, 20, 19-22 |
, 20, 19-22 |
2007/04/23 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Kazuya Katsuki, Manabu Kotani, Kazutoshi Kobayashi, Hidetoshi Onodera |
Kazuya Katsuki, Manabu Kotani, Kazutoshi Kobayashi, Hidetoshi Onodera |
Kazuya Katsuki, Manabu Kotani, Kazutoshi Kobayashi, Hidetoshi Onodera |
A 90 nm LUT array for speed and yield enhancement by utilizing within-die delay variations |
A 90 nm LUT array for speed and yield enhancement by utilizing within-die delay variations |
A 90 nm LUT array for speed and yield enhancement by utilizing within-die delay variations |
IEICE TRANSACTIONS ON ELECTRONICS, E90C, 4, 699-707 |
IEICE TRANSACTIONS ON ELECTRONICS, E90C, 4, 699-707 |
IEICE TRANSACTIONS ON ELECTRONICS, E90C, 4, 699-707 |
2007/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 土谷 亮, 小野寺 秀俊 |
土谷 亮, 小野寺 秀俊 |
|
ダミーフィルがオンチップ配線の高周波特性に与える影響の解析的評価手法 |
ダミーフィルがオンチップ配線の高周波特性に与える影響の解析的評価手法 |
|
第20回 回路とシステム軽井沢ワークショップ, 19-22 |
第20回 回路とシステム軽井沢ワークショップ, 19-22 |
, 19-22 |
2007/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Effect of Dummy Fills on High frequency characteristics of Spiral Inductor |
Effect of Dummy Fills on High frequency characteristics of Spiral Inductor |
Effect of Dummy Fills on High frequency characteristics of Spiral Inductor |
14th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2007), pp.256-260, Oct 2007. |
14th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2007), pp.256-260, Oct 2007. |
14th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2007), pp.256-260, Oct 2007. |
2007 |
有 |
英語 |
|
公開 |
| Y. Sugihara, M. Kotani, K. Katsuki, K. Kobayashi, H. Onodera |
Y. Sugihara, M. Kotani, K. Katsuki, K. Kobayashi, H. Onodera |
Y. Sugihara, M. Kotani, K. Katsuki, K. Kobayashi, H. Onodera |
A 90nm 8x16 FPGA enhancing speed and yield utilizing within-die variations |
A 90nm 8x16 FPGA enhancing speed and yield utilizing within-die variations |
A 90nm 8x16 FPGA enhancing speed and yield utilizing within-die variations |
PROCEEDINGS OF THE ASP-DAC 2007, 122-+ |
PROCEEDINGS OF THE ASP-DAC 2007, 122-+ |
PROCEEDINGS OF THE ASP-DAC 2007, 122-+ |
2007 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Takeshi Kuboki, Akira Tsuchiya, Hidetoshi Onodera |
Takeshi Kuboki, Akira Tsuchiya, Hidetoshi Onodera |
Takeshi Kuboki, Akira Tsuchiya, Hidetoshi Onodera |
A 10Gbps/channel on-chip signaling circuit with an impedance-unmatched CML driver in 90nm CMOS technology |
A 10Gbps/channel on-chip signaling circuit with an impedance-unmatched CML driver in 90nm CMOS technology |
A 10Gbps/channel on-chip signaling circuit with an impedance-unmatched CML driver in 90nm CMOS technology |
PROCEEDINGS OF THE ASP-DAC 2007, 120-+ |
PROCEEDINGS OF THE ASP-DAC 2007, 120-+ |
PROCEEDINGS OF THE ASP-DAC 2007, 120-+ |
2007 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Measurement of interconnect loss due to dummy fills |
Measurement of interconnect loss due to dummy fills |
Measurement of interconnect loss due to dummy fills |
2007 IEEE WORKSHOP ON SIGNAL PROPAGATION ON INTERCONNECTS, 241-244 |
2007 IEEE WORKSHOP ON SIGNAL PROPAGATION ON INTERCONNECTS, 241-244 |
2007 IEEE WORKSHOP ON SIGNAL PROPAGATION ON INTERCONNECTS, 241-244 |
2007 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Hidetoshi Onodera |
Hidetoshi Onodera |
Hidetoshi Onodera |
Toward variability-aware design |
Toward variability-aware design |
Toward variability-aware design |
2007 Symposium on VLSI Technology, Digest of Technical Papers, 92-93 |
2007 Symposium on VLSI Technology, Digest of Technical Papers, 92-93 |
2007 Symposium on VLSI Technology, Digest of Technical Papers, 92-93 |
2007 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Takayuki Fukuoka, Akira Tsuchiya, Hidetoshi Onodera |
Takayuki Fukuoka, Akira Tsuchiya, Hidetoshi Onodera |
Takayuki Fukuoka, Akira Tsuchiya, Hidetoshi Onodera |
Worst-case Delay Analysis Considering the Variability of Transistors and Interconnects |
Worst-case Delay Analysis Considering the Variability of Transistors and Interconnects |
Worst-case Delay Analysis Considering the Variability of Transistors and Interconnects |
ISPD'07: PROCEEDINGS OF THE 2007 INTERNATIONAL SYMPOSIUM ON PHYSICAL DESIGN, 35-41 |
ISPD'07: PROCEEDINGS OF THE 2007 INTERNATIONAL SYMPOSIUM ON PHYSICAL DESIGN, 35-41 |
ISPD'07: PROCEEDINGS OF THE 2007 INTERNATIONAL SYMPOSIUM ON PHYSICAL DESIGN, 35-41 |
2007 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| H. Onodera |
H. Onodera |
H. Onodera |
ASP-DAC 2007 General Chair\\'s message |
ASP-DAC 2007 General Chair\\'s message |
ASP-DAC 2007 General Chair\\'s message |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC |
2007/01 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Toshiki Kanamoto, Tatsuhiko Ikeda, Akira Tsuchiya, Hidetoshi Onodera, Masanori Hashimoto |
Toshiki Kanamoto, Tatsuhiko Ikeda, Akira Tsuchiya, Hidetoshi Onodera, Masanori Hashimoto |
Toshiki Kanamoto, Tatsuhiko Ikeda, Akira Tsuchiya, Hidetoshi Onodera, Masanori Hashimoto |
Si-substrate modeling toward substrate-aware interconnect resistance and inductance extraction in SoC design |
Si-substrate modeling toward substrate-aware interconnect resistance and inductance extraction in SoC design |
Si-substrate modeling toward substrate-aware interconnect resistance and inductance extraction in SoC design |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E89A, 12, 3560-3568 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E89A, 12, 3560-3568 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E89A, 12, 3560-3568 |
2006/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| H. Onodera, M. Ikeda, T. Ishihara, T. Isshiki, K. Inoue, K. Okada, S. Kajihara, M. Kaneko, H. Kawaguchi, S. Kimura, M. Kuga, A. Kurokawa, T. Sato, T. Shibuya, Y. Shiraishi, K. Takagi, A. Takahashi, Y. Takeuchi, N. Togawa, H. Tomiyama, Y. Nakamura, K. Hamaguchi, Y. Miura, S.-I. Minato, R. Yamaguchi, M. Yamada, Y. Yuminaka, T. Watanabe, M. Hashimoto, M. Miyazaki |
H. Onodera, M. Ikeda, T. Ishihara, T. Isshiki, K. Inoue, K. Okada, S. Kajihara, M. Kaneko, H. Kawaguchi, S. Kimura, M. Kuga, A. Kurokawa, T. Sato, T. Shibuya, Y. Shiraishi, K. Takagi, A. Takahashi, Y. Takeuchi, N. Togawa, H. Tomiyama, Y. Nakamura, K. Hamaguchi, Y. Miura, S.-I. Minato, R. Yamaguchi, M. Yamada, Y. Yuminaka, T. Watanabe, M. Hashimoto, M. Miyazaki |
H. Onodera, M. Ikeda, T. Ishihara, T. Isshiki, K. Inoue, K. Okada, S. Kajihara, M. Kaneko, H. Kawaguchi, S. Kimura, M. Kuga, A. Kurokawa, T. Sato, T. Shibuya, Y. Shiraishi, K. Takagi, A. Takahashi, Y. Takeuchi, N. Togawa, H. Tomiyama, Y. Nakamura, K. Hamaguchi, Y. Miura, S.-I. Minato, R. Yamaguchi, M. Yamada, Y. Yuminaka, T. Watanabe, M. Hashimoto, M. Miyazaki |
Special section on VLSI Design and CAD Algorithms |
Special section on VLSI Design and CAD Algorithms |
Special section on VLSI Design and CAD Algorithms |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E89-A, 12, 3377 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E89-A, 12, 3377 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E89-A, 12, 3377 |
2006/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Akira Tsuchiya, Masanori Hashimoto, Hidetoshi Onodera |
Akira Tsuchiya, Masanori Hashimoto, Hidetoshi Onodera |
Akira Tsuchiya, Masanori Hashimoto, Hidetoshi Onodera |
Interconnect RL extraction based on transfer characteristics of transmission-line |
Interconnect RL extraction based on transfer characteristics of transmission-line |
Interconnect RL extraction based on transfer characteristics of transmission-line |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E89A, 12, 3585-3593 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E89A, 12, 3585-3593 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E89A, 12, 3585-3593 |
2006/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| T. Kouno, M. Hashimoto, H. Onodera |
T. Kouno, M. Hashimoto, H. Onodera |
T. Kouno, M. Hashimoto, H. Onodera |
Input capacitance modeling of logic gates for accurate static timing analysis |
Input capacitance modeling of logic gates for accurate static timing analysis |
Input capacitance modeling of logic gates for accurate static timing analysis |
2005 IEEE Asian Solid-State Circuits Conference, ASSCC 2005, 453-456 |
2005 IEEE Asian Solid-State Circuits Conference, ASSCC 2005, 453-456 |
2005 IEEE Asian Solid-State Circuits Conference, ASSCC 2005, 453-456 |
2006/11 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 福岡孝之, 土谷亮, 小野寺秀俊 |
福岡孝之, 土谷亮, 小野寺秀俊 |
|
トランジスタと配線構造のばらつきを考慮した遅延時間のワーストケース解析 |
トランジスタと配線構造のばらつきを考慮した遅延時間のワーストケース解析 |
|
情報処理学会DAシンポジウム論文集, 2006, 7, 13-18 |
情報処理学会DAシンポジウム論文集, 2006, 7, 13-18 |
, 2006, 7, 13-18 |
2006/07 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Kazutoshi Kobayashi, Akihiko Higuchi, Hidetoshi Onodera |
Kazutoshi Kobayashi, Akihiko Higuchi, Hidetoshi Onodera |
Kazutoshi Kobayashi, Akihiko Higuchi, Hidetoshi Onodera |
A leakage reduction scheme for sleep transistors with decoupling capacitors in the deep submicron era |
A leakage reduction scheme for sleep transistors with decoupling capacitors in the deep submicron era |
A leakage reduction scheme for sleep transistors with decoupling capacitors in the deep submicron era |
IEICE TRANSACTIONS ON ELECTRONICS, E89C, 6, 838-843 |
IEICE TRANSACTIONS ON ELECTRONICS, E89C, 6, 838-843 |
IEICE TRANSACTIONS ON ELECTRONICS, E89C, 6, 838-843 |
2006/06 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 尾形幸亮, 小谷学, 香月和也, 小林和淑, 小野寺秀俊 |
尾形幸亮, 小谷学, 香月和也, 小林和淑, 小野寺秀俊 |
K. Ogata, M. Kotani, K. Katsuki, K. Kobayashi, H. Onodera |
FPGAのチップ内ばらつきを利用した再配置による高速化の検討 |
FPGAのチップ内ばらつきを利用した再配置による高速化の検討 |
Speed Enhancement of FPGAs by Reconfiguration by Utilizing Variations within a Chip |
信学技報リコンフィギャラブルシステム, 106, 50(RECONF2006-14), 19-24 |
信学技報リコンフィギャラブルシステム, 106, 50(RECONF2006-14), 19-24 |
IEICE Technical Report（RECONF), 106, 50(RECONF2006-14), 19-24 |
2006/05/19 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 久保木 猛, 土谷 亮, 小野寺 秀俊 |
久保木 猛, 土谷 亮, 小野寺 秀俊 |
|
出力インピーダンスの調整による高速信号伝送用CMLドライバの低消費電力設計 (信号伝送回路) |
出力インピーダンスの調整による高速信号伝送用CMLドライバの低消費電力設計 (信号伝送回路) |
|
回路とシステム軽井沢ワークショップ論文集, 19, 387-392 |
回路とシステム軽井沢ワークショップ論文集, 19, 387-392 |
, 19, 387-392 |
2006/04/24 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 土谷 亮, 小野寺 秀俊 |
土谷 亮, 小野寺 秀俊 |
|
オンチップ長距離高速信号伝送の性能予測 (信号伝送回路) |
オンチップ長距離高速信号伝送の性能予測 (信号伝送回路) |
|
回路とシステム軽井沢ワークショップ論文集, 19, 393-398 |
回路とシステム軽井沢ワークショップ論文集, 19, 393-398 |
, 19, 393-398 |
2006/04/24 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 小野寺 秀俊 |
小野寺 秀俊 |
|
DFM ばらつきを克服する設計技術 |
DFM ばらつきを克服する設計技術 |
|
回路とシステム軽井沢ワークショップ論文集, 19, 565-570 |
回路とシステム軽井沢ワークショップ論文集, 19, 565-570 |
, 19, 565-570 |
2006/04/24 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 杉原 有理, 高務 祐哲, 小林 和淑, 小野寺 秀俊 |
杉原 有理, 高務 祐哲, 小林 和淑, 小野寺 秀俊 |
|
チップ内ばらつきを考慮したFPGA内配線モデルの検討 |
チップ内ばらつきを考慮したFPGA内配線モデルの検討 |
|
第19回 回路とシステム軽井沢ワークショップ, 547-552 |
第19回 回路とシステム軽井沢ワークショップ, 547-552 |
, 547-552 |
2006/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 小野寺 秀俊 |
小野寺 秀俊 |
|
ばらつきを克服する設計技術 |
ばらつきを克服する設計技術 |
|
第19回 回路とシステム軽井沢ワークショップ, 565-570 |
第19回 回路とシステム軽井沢ワークショップ, 565-570 |
, 565-570 |
2006/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 土谷 亮, 小野寺 秀俊 |
土谷 亮, 小野寺 秀俊 |
|
オンチップ長距離高速信号伝送の性能予測 |
オンチップ長距離高速信号伝送の性能予測 |
|
第19回 回路とシステム軽井沢ワークショップ, 393-398 |
第19回 回路とシステム軽井沢ワークショップ, 393-398 |
, 393-398 |
2006/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 久保木 猛, 土谷 亮, 小野寺 秀俊 |
久保木 猛, 土谷 亮, 小野寺 秀俊 |
|
出力インピーダンスの調整による高速信号伝送用CMLドライバの低消費電力設計 |
出力インピーダンスの調整による高速信号伝送用CMLドライバの低消費電力設計 |
|
第19回 回路とシステム軽井沢ワークショップ, 387-392 |
第19回 回路とシステム軽井沢ワークショップ, 387-392 |
, 387-392 |
2006/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 小谷学, 香月和也, 尾形幸亮, 小林和淑, 小野寺秀俊 |
小谷学, 香月和也, 尾形幸亮, 小林和淑, 小野寺秀俊 |
|
ばらつきを利用し補償するための再構成可能回路 |
ばらつきを利用し補償するための再構成可能回路 |
|
信学技報(VLSI設計技術), VLD-2005-130, 49-54 |
信学技報(VLSI設計技術), VLD-2005-130, 49-54 |
, VLD-2005-130, 49-54 |
2006/03/10 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| H Onodera |
H Onodera |
H Onodera |
Variability: Modeling and its impact on design |
Variability: Modeling and its impact on design |
Variability: Modeling and its impact on design |
IEICE TRANSACTIONS ON ELECTRONICS, E89C, 3, 342-348 |
IEICE TRANSACTIONS ON ELECTRONICS, E89C, 3, 342-348 |
IEICE TRANSACTIONS ON ELECTRONICS, E89C, 3, 342-348 |
2006/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Y Yuyama, A Tsuchiya, K Kobayashi, H Onodera |
Y Yuyama, A Tsuchiya, K Kobayashi, H Onodera |
Y Yuyama, A Tsuchiya, K Kobayashi, H Onodera |
Alternate self-shielding for high-speed and reliable on-chip global interconnect |
Alternate self-shielding for high-speed and reliable on-chip global interconnect |
Alternate self-shielding for high-speed and reliable on-chip global interconnect |
IEICE TRANSACTIONS ON ELECTRONICS, E89C, 3, 327-333 |
IEICE TRANSACTIONS ON ELECTRONICS, E89C, 3, 327-333 |
IEICE TRANSACTIONS ON ELECTRONICS, E89C, 3, 327-333 |
2006/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Akira Tsuchiya, Takeshi Kuboki, Hidetoshi Onodera |
Akira Tsuchiya, Takeshi Kuboki, Hidetoshi Onodera |
Akira Tsuchiya, Takeshi Kuboki, Hidetoshi Onodera |
Low-Power Design of CML Drivers for On-Chip Transmission-Lines |
Low-Power Design of CML Drivers for On-Chip Transmission-Lines |
Low-Power Design of CML Drivers for On-Chip Transmission-Lines |
SASIMI2006,pp. 177-182 |
SASIMI2006,pp. 177-182 |
SASIMI2006,pp. 177-182 |
2006 |
有 |
英語 |
|
公開 |
| T. Kanamoto, T. Ikeda, A. Tsuchiya, H. Onodera, M. Hashimoto |
T. Kanamoto, T. Ikeda, A. Tsuchiya, H. Onodera, M. Hashimoto |
T. Kanamoto, T. Ikeda, A. Tsuchiya, H. Onodera, M. Hashimoto |
Effective Si-substrate Modeling for Frequency-dependent Interconnect Resistance and Inductance Extraction |
Effective Si-substrate Modeling for Frequency-dependent Interconnect Resistance and Inductance Extraction |
Effective Si-substrate Modeling for Frequency-dependent Interconnect Resistance and Inductance Extraction |
International Workshop on Compact Modeling |
International Workshop on Compact Modeling |
International Workshop on Compact Modeling |
2006/01 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Kazuya Katsuki, Manabu Kotani, Kazutoshi Kobayashi, Hidetoshi Onodera |
Kazuya Katsuki, Manabu Kotani, Kazutoshi Kobayashi, Hidetoshi Onodera |
Kazuya Katsuki, Manabu Kotani, Kazutoshi Kobayashi, Hidetoshi Onodera |
Measurement results of within-die variations on a 90nm LUT array for speed and yield enhancement of reconfigurable devices |
Measurement results of within-die variations on a 90nm LUT array for speed and yield enhancement of reconfigurable devices |
Measurement results of within-die variations on a 90nm LUT array for speed and yield enhancement of reconfigurable devices |
ASP-DAC 2006: 11TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, PROCEEDINGS, 2006, 110-+ |
ASP-DAC 2006: 11TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, PROCEEDINGS, 2006, 110-+ |
ASP-DAC 2006: 11TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, PROCEEDINGS, 2006, 110-+ |
2006 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Akira Tsuchiya, Masanori Hashimoto, Hidetoshi Onodera |
Akira Tsuchiya, Masanori Hashimoto, Hidetoshi Onodera |
Akira Tsuchiya, Masanori Hashimoto, Hidetoshi Onodera |
Interconnect RL extraction at a single representative frequency |
Interconnect RL extraction at a single representative frequency |
Interconnect RL extraction at a single representative frequency |
ASP-DAC 2006: 11TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, PROCEEDINGS, 2006, 515-520 |
ASP-DAC 2006: 11TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, PROCEEDINGS, 2006, 515-520 |
ASP-DAC 2006: 11TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, PROCEEDINGS, 2006, 515-520 |
2006 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| K. Kobayashi, M. Kotani, K. Katsuki, Y. Takatsukasa, K. Ogata, Y. Sugihara, H. Onodera |
K. Kobayashi, M. Kotani, K. Katsuki, Y. Takatsukasa, K. Ogata, Y. Sugihara, H. Onodera |
K. Kobayashi, M. Kotani, K. Katsuki, Y. Takatsukasa, K. Ogata, Y. Sugihara, H. Onodera |
A yield and speed enhancement technique using reconfigurable devices against within-die variations on the nanometer regime |
A yield and speed enhancement technique using reconfigurable devices against within-die variations on the nanometer regime |
A yield and speed enhancement technique using reconfigurable devices against within-die variations on the nanometer regime |
2006 INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS, PROCEEDINGS, 625-628 |
2006 INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS, PROCEEDINGS, 625-628 |
2006 INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS, PROCEEDINGS, 625-628 |
2006 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Manabu Kotani, Kazuya Katsuki, Kazutoshi Kobayashi, Hidetoshi Onodera |
Manabu Kotani, Kazuya Katsuki, Kazutoshi Kobayashi, Hidetoshi Onodera |
Manabu Kotani, Kazuya Katsuki, Kazutoshi Kobayashi, Hidetoshi Onodera |
A 90nm 8 x 16 LUT-based FPGA enhancing speed and yield utilizing within-die variations |
A 90nm 8 x 16 LUT-based FPGA enhancing speed and yield utilizing within-die variations |
A 90nm 8 x 16 LUT-based FPGA enhancing speed and yield utilizing within-die variations |
ESSCIRC 2006: PROCEEDINGS OF THE 32ND EUROPEAN SOLID-STATE CIRCUITS CONFERENCE, 110-+ |
ESSCIRC 2006: PROCEEDINGS OF THE 32ND EUROPEAN SOLID-STATE CIRCUITS CONFERENCE, 110-+ |
ESSCIRC 2006: PROCEEDINGS OF THE 32ND EUROPEAN SOLID-STATE CIRCUITS CONFERENCE, 110-+ |
2006 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Akira Tsuchiya, Hidetoshi Onodera |
Analytical estimation of interconnect loss due to dummy fills |
Analytical estimation of interconnect loss due to dummy fills |
Analytical estimation of interconnect loss due to dummy fills |
ELECTRICAL PERFORMANCE OF ELECTRONIC PACKAGING, 149-+ |
ELECTRICAL PERFORMANCE OF ELECTRONIC PACKAGING, 149-+ |
ELECTRICAL PERFORMANCE OF ELECTRONIC PACKAGING, 149-+ |
2006 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A Muramatsu, M Hashimoto, H Onodera |
A Muramatsu, M Hashimoto, H Onodera |
A Muramatsu, M Hashimoto, H Onodera |
Effects of on-chip inductance on power distribution grid |
Effects of on-chip inductance on power distribution grid |
Effects of on-chip inductance on power distribution grid |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E88A, 12, 3564-3572 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E88A, 12, 3564-3572 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E88A, 12, 3564-3572 |
2005/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| T Sato, M Hashimoto, H Onodera |
T Sato, M Hashimoto, H Onodera |
T Sato, M Hashimoto, H Onodera |
Successive pad assignment for minimizing supply voltage drop |
Successive pad assignment for minimizing supply voltage drop |
Successive pad assignment for minimizing supply voltage drop |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E88A, 12, 3429-3436 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E88A, 12, 3429-3436 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E88A, 12, 3429-3436 |
2005/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| M Hashimoto, T Yamamoto, H Onodera |
M Hashimoto, T Yamamoto, H Onodera |
M Hashimoto, T Yamamoto, H Onodera |
Statistical analysis of clock skew variation in H-tree structure |
Statistical analysis of clock skew variation in H-tree structure |
Statistical analysis of clock skew variation in H-tree structure |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E88A, 12, 3375-3381 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E88A, 12, 3375-3381 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E88A, 12, 3375-3381 |
2005/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| T. Sato, M. Hashimoto, H. Onodera |
T. Sato, M. Hashimoto, H. Onodera |
T. Sato, M. Hashimoto, H. Onodera |
Successive Pad Assignment Algorithm to Optimize Number and Location of Power Supply Pad Using Incremental Matrix Inversion |
Successive Pad Assignment Algorithm to Optimize Number and Location of Power Supply Pad Using Incremental Matrix Inversion |
Successive Pad Assignment Algorithm to Optimize Number and Location of Power Supply Pad Using Incremental Matrix Inversion |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E88-A, 12, 3429-3436 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E88-A, 12, 3429-3436 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E88-A, 12, 3429-3436 |
2005/12 |
有 |
英語 |
|
公開 |
| 湯山 洋一, 小林 和淑, 小野寺 秀俊 |
湯山 洋一, 小林 和淑, 小野寺 秀俊 |
Yoichi Yuyama, Kazutoshi Kobayashi, Hidetoshi Onodera |
オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化 |
オンチップグローバル配線における確定的/確率的ノイズとエラー率のモデル化 |
Deterministic/Probablistic Noise and Bit Error Rate Modeling on On-chip Global interconnect |
情報処理学会研究報告, 2005-SLDM-122-(20), 115-120 |
情報処理学会研究報告, 2005-SLDM-122-(20), 115-120 |
Technical Report of IPSJ, 2005-SLDM-122-(20), 115-120 |
2005/11/29 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 小林 和淑, 香月 和也, 小谷 学, 小野寺 秀俊 |
小林 和淑, 香月 和也, 小谷 学, 小野寺 秀俊 |
|
トランジスタの特性ばらつきを利用する再構成デバイス |
トランジスタの特性ばらつきを利用する再構成デバイス |
|
第9回システムLSIワークショップ, 129-135 |
第9回システムLSIワークショップ, 129-135 |
, 129-135 |
2005/11/29 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 土谷 亮, 新名 亮規, 橋本 昌宜, 小野寺 秀俊 |
土谷 亮, 新名 亮規, 橋本 昌宜, 小野寺 秀俊 |
|
CMLを用いたオンチップ長距離高速信号伝送技術の開発 |
CMLを用いたオンチップ長距離高速信号伝送技術の開発 |
|
第9回システムLSIワークショップ, 275-278 |
第9回システムLSIワークショップ, 275-278 |
, 275-278 |
2005/11/29 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 小野寺 秀俊 |
小野寺 秀俊 |
|
微細化限界を回路テクノロジで突破する |
微細化限界を回路テクノロジで突破する |
|
第9回システムLSIワークショップ, 57-68 |
第9回システムLSIワークショップ, 57-68 |
, 57-68 |
2005/11/28 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| K Kishine, H Onodera |
K Kishine, H Onodera |
K Kishine, H Onodera |
Acquisition-time estimation for over 10 Gbit/s clock and data recovery ICs |
Acquisition-time estimation for over 10 Gbit/s clock and data recovery ICs |
Acquisition-time estimation for over 10 Gbit/s clock and data recovery ICs |
ELECTRONICS LETTERS, 41, 23, 1273-1275 |
ELECTRONICS LETTERS, 41, 23, 1273-1275 |
ELECTRONICS LETTERS, 41, 23, 1273-1275 |
2005/11 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| M. Hashimoto, A. Tsuchiya, A. Shinmyo, H. Onodera |
M. Hashimoto, A. Tsuchiya, A. Shinmyo, H. Onodera |
M. Hashimoto, A. Tsuchiya, A. Shinmyo, H. Onodera |
Performance prediction of on-chip high-throughput global signaling |
Performance prediction of on-chip high-throughput global signaling |
Performance prediction of on-chip high-throughput global signaling |
IEEE Topical Meeting on Electrical Performance of Electronic Packaging, 79-82 |
IEEE Topical Meeting on Electrical Performance of Electronic Packaging, 79-82 |
IEEE Topical Meeting on Electrical Performance of Electronic Packaging, 79-82 |
2005/10 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| K Kobayashi, M Aramoto, H Onodera |
K Kobayashi, M Aramoto, H Onodera |
K Kobayashi, M Aramoto, H Onodera |
A resource-shared VLIW processor for low-power on-chip multiprocessing in the nanometer era |
A resource-shared VLIW processor for low-power on-chip multiprocessing in the nanometer era |
A resource-shared VLIW processor for low-power on-chip multiprocessing in the nanometer era |
IEICE TRANSACTIONS ON ELECTRONICS, E88C, 4, 552-558 |
IEICE TRANSACTIONS ON ELECTRONICS, E88C, 4, 552-558 |
IEICE TRANSACTIONS ON ELECTRONICS, E88C, 4, 552-558 |
2005/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| A Tsuchiya, M Hashimoto, H Onodera |
A Tsuchiya, M Hashimoto, H Onodera |
A Tsuchiya, M Hashimoto, H Onodera |
Performance limitation of on-chip global interconnects for high-speed signaling |
Performance limitation of on-chip global interconnects for high-speed signaling |
Performance limitation of on-chip global interconnects for high-speed signaling |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E88A, 4, 885-891 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E88A, 4, 885-891 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E88A, 4, 885-891 |
2005/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 土谷亮, 橋本昌宜, 小野寺秀俊 |
土谷亮, 橋本昌宜, 小野寺秀俊 |
|
オンチップ高速信号伝送用線路の解析的性能評価 |
オンチップ高速信号伝送用線路の解析的性能評価 |
|
信学技報, 49-54 |
信学技報, 49-54 |
, 49-54 |
2005/03/11 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 高務祐哲, 小林和淑, 小野寺秀俊 |
高務祐哲, 小林和淑, 小野寺秀俊 |
Y. Takatsukasa, K. Kobayashi, H. Onodera |
エネルギ最小周波数を利用したタスク再配置によるマルチプロセッサ向け消費エネルギ削減手法 |
エネルギ最小周波数を利用したタスク再配置によるマルチプロセッサ向け消費エネルギ削減手法 |
An Energy Reduction Technique by Task Relocation Considering Energy Minimum Execution Frequency for Multiprocessor Systems |
信学技報, VLD2004-143, ICD2004-239, 37-42 |
信学技報, VLD2004-143, ICD2004-239, 37-42 |
Technical Report of IEICE, VLD2004-143, ICD2004-239, 37-42 |
2005/03/11 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| T Miyazaki, M Hashimoto, H Onodera |
T Miyazaki, M Hashimoto, H Onodera |
T Miyazaki, M Hashimoto, H Onodera |
A performance prediction of clock generation PLLs: A ring oscillator based PLL and an LC oscillator based PLL |
A performance prediction of clock generation PLLs: A ring oscillator based PLL and an LC oscillator based PLL |
A performance prediction of clock generation PLLs: A ring oscillator based PLL and an LC oscillator based PLL |
IEICE TRANSACTIONS ON ELECTRONICS, E88C, 3, 437-444 |
IEICE TRANSACTIONS ON ELECTRONICS, E88C, 3, 437-444 |
IEICE TRANSACTIONS ON ELECTRONICS, E88C, 3, 437-444 |
2005/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| K Okada, H Onodera |
K Okada, H Onodera |
K Okada, H Onodera |
Statistical parameter extraction for intra- and inter-chip variabilities of metal-oxide-semiconductor field-effect transistor characteristics |
Statistical parameter extraction for intra- and inter-chip variabilities of metal-oxide-semiconductor field-effect transistor characteristics |
Statistical parameter extraction for intra- and inter-chip variabilities of metal-oxide-semiconductor field-effect transistor characteristics |
JAPANESE JOURNAL OF APPLIED PHYSICS PART 1-REGULAR PAPERS BRIEF COMMUNICATIONS & REVIEW PAPERS, 44, 1A, 131-134 |
JAPANESE JOURNAL OF APPLIED PHYSICS PART 1-REGULAR PAPERS BRIEF COMMUNICATIONS & REVIEW PAPERS, 44, 1A, 131-134 |
JAPANESE JOURNAL OF APPLIED PHYSICS PART 1-REGULAR PAPERS BRIEF COMMUNICATIONS & REVIEW PAPERS, 44, 1A, 131-134 |
2005/01 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 土谷 亮, 橋本 昌宜, 小野寺 秀俊 |
土谷 亮, 橋本 昌宜, 小野寺 秀俊 |
|
オンチップ高速信号伝送における終端抵抗決定手法 |
オンチップ高速信号伝送における終端抵抗決定手法 |
|
第18回 回路とシステム軽井沢ワークショップ, pp.425-430, Apr 2005. |
第18回 回路とシステム軽井沢ワークショップ, pp.425-430, Apr 2005. |
|
2005 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 土谷 亮, 橋本 昌宜, 小野寺 秀俊 |
土谷 亮, 橋本 昌宜, 小野寺 秀俊 |
|
配線の伝達特性に基づく抽出周波数決定手法 |
配線の伝達特性に基づく抽出周波数決定手法 |
|
DAシンポジウム 2005, pp.169-174, Aug 2005. |
DAシンポジウム 2005, pp.169-174, Aug 2005. |
|
2005 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Akira Tsuchiya, Masanori Hashimoto, Hidetoshi Onodera |
Akira Tsuchiya, Masanori Hashimoto, Hidetoshi Onodera |
Akira Tsuchiya, Masanori Hashimoto, Hidetoshi Onodera |
Effects of Orthogonal Power/Ground Wires on On-chip Interconnect Characteristics |
Effects of Orthogonal Power/Ground Wires on On-chip Interconnect Characteristics |
Effects of Orthogonal Power/Ground Wires on On-chip Interconnect Characteristics |
2005 International Meeting for Future Electron Devices, Kansai, pp.33-34, Apr 2005. |
2005 International Meeting for Future Electron Devices, Kansai, pp.33-34, Apr 2005. |
2005 International Meeting for Future Electron Devices, Kansai, pp.33-34, Apr 2005. |
2005 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Kazutoshi Kobayashi, Masao Aramoto, Yoichi Yuyama, Akihiko Higuchi, Hidetoshi Onodera |
Kazutoshi Kobayashi, Masao Aramoto, Yoichi Yuyama, Akihiko Higuchi, Hidetoshi Onodera |
Kazutoshi Kobayashi, Masao Aramoto, Yoichi Yuyama, Akihiko Higuchi, Hidetoshi Onodera |
A resource-shared VLIW processor architecture for area-efficient on-chip multiprocessing |
A resource-shared VLIW processor architecture for area-efficient on-chip multiprocessing |
A resource-shared VLIW processor architecture for area-efficient on-chip multiprocessing |
ASP-DAC 2005: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, VOLS 1 AND 2, 1, 619-622 |
ASP-DAC 2005: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, VOLS 1 AND 2, 1, 619-622 |
ASP-DAC 2005: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, VOLS 1 AND 2, 1, 619-622 |
2005 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Akinori Shinmyo, Masanori Hashimoto, Hidetoshi Onodera |
Akinori Shinmyo, Masanori Hashimoto, Hidetoshi Onodera |
Akinori Shinmyo, Masanori Hashimoto, Hidetoshi Onodera |
Design and measurement of 6.4 Gbps 8 : 1 multiplexer in 0.18 mu m CMOS process |
Design and measurement of 6.4 Gbps 8 : 1 multiplexer in 0.18 mu m CMOS process |
Design and measurement of 6.4 Gbps 8 : 1 multiplexer in 0.18 mu m CMOS process |
ASP-DAC 2005: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, VOLS 1 AND 2, 2, D9-D10 |
ASP-DAC 2005: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, VOLS 1 AND 2, 2, D9-D10 |
ASP-DAC 2005: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, VOLS 1 AND 2, 2, D9-D10 |
2005 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| M. Hashimoto, J. Yamaguchi, T. Sato, H. Onodera |
M. Hashimoto, J. Yamaguchi, T. Sato, H. Onodera |
M. Hashimoto, J. Yamaguchi, T. Sato, H. Onodera |
Timing analysis considering temporal supply voltage fluctuation |
Timing analysis considering temporal supply voltage fluctuation |
Timing analysis considering temporal supply voltage fluctuation |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 2, 1098-1101 |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 2, 1098-1101 |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 2, 1098-1101 |
2005/01 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Akira Tsuchiya, Masanori Hashimoto, Hidetoshi Onodera |
Akira Tsuchiya, Masanori Hashimoto, Hidetoshi Onodera |
Akira Tsuchiya, Masanori Hashimoto, Hidetoshi Onodera |
Return path selection for loop RL extraction |
Return path selection for loop RL extraction |
Return path selection for loop RL extraction |
ASP-DAC 2005: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, VOLS 1 AND 2, 2, 1078-1081 |
ASP-DAC 2005: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, VOLS 1 AND 2, 2, 1078-1081 |
ASP-DAC 2005: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, VOLS 1 AND 2, 2, 1078-1081 |
2005 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| T. Sato, M. Hashimoto, H. Onodera |
T. Sato, M. Hashimoto, H. Onodera |
T. Sato, M. Hashimoto, H. Onodera |
Successive pad assignment algorithm to optimize number and location of power supply pad using incremental matrix inversion |
Successive pad assignment algorithm to optimize number and location of power supply pad using incremental matrix inversion |
Successive pad assignment algorithm to optimize number and location of power supply pad using incremental matrix inversion |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 2, 723-728 |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 2, 723-728 |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 2, 723-728 |
2005/01 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| M Hashimoto, T Yamamoto, H Onodera |
M Hashimoto, T Yamamoto, H Onodera |
M Hashimoto, T Yamamoto, H Onodera |
Statistical analysis of clock skew variation in H-tree structure |
Statistical analysis of clock skew variation in H-tree structure |
Statistical analysis of clock skew variation in H-tree structure |
6TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN, PROCEEDINGS, 402-407 |
6TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN, PROCEEDINGS, 402-407 |
6TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN, PROCEEDINGS, 402-407 |
2005 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A Tsuchiya, M Hashimoto, H Onodera |
A Tsuchiya, M Hashimoto, H Onodera |
A Tsuchiya, M Hashimoto, H Onodera |
Substrate loss of on-chip transmission-lines with power/ground wires in lower layer |
Substrate loss of on-chip transmission-lines with power/ground wires in lower layer |
Substrate loss of on-chip transmission-lines with power/ground wires in lower layer |
SIGNAL PROPAGATION ON INTERCONNECTS, PROCEEDINGS, 201-202 |
SIGNAL PROPAGATION ON INTERCONNECTS, PROCEEDINGS, 201-202 |
SIGNAL PROPAGATION ON INTERCONNECTS, PROCEEDINGS, 201-202 |
2005 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A Tsuchiya, M Hashimoto, H Onodera |
A Tsuchiya, M Hashimoto, H Onodera |
A Tsuchiya, M Hashimoto, H Onodera |
Design guideline for resistive termination of on-chip high-speed interconnects |
Design guideline for resistive termination of on-chip high-speed interconnects |
Design guideline for resistive termination of on-chip high-speed interconnects |
CICC: PROCEEDINGS OF THE IEEE 2005 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 613-616 |
CICC: PROCEEDINGS OF THE IEEE 2005 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 613-616 |
CICC: PROCEEDINGS OF THE IEEE 2005 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 613-616 |
2005 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| K Katsuki, M Kotani, K Kobayashi, H Onodera |
K Katsuki, M Kotani, K Kobayashi, H Onodera |
K Katsuki, M Kotani, K Kobayashi, H Onodera |
A yield and speed enhancement scheme under within-die variations on 90nm LUT array |
A yield and speed enhancement scheme under within-die variations on 90nm LUT array |
A yield and speed enhancement scheme under within-die variations on 90nm LUT array |
CICC: PROCEEDINGS OF THE IEEE 2005 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 601-604 |
CICC: PROCEEDINGS OF THE IEEE 2005 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 601-604 |
CICC: PROCEEDINGS OF THE IEEE 2005 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 601-604 |
2005 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 樋口昭彦, 小林和淑, 小野寺秀俊 |
樋口昭彦, 小林和淑, 小野寺秀俊 |
A. Higuchi, K. Kobayashi, H. Onodera |
Self-Timed Cut-Off法の待ち時間動的最適化によるリーク電流削減手法 |
Self-Timed Cut-Off法の待ち時間動的最適化によるリーク電流削減手法 |
A Leakage Current Reduction Technique by Optimizing Waiting Time Dynamically in Self-Timed Cut-Off Scheme |
信学技報, VLD2004-94/ICD2004-180/DC2004-80 |
信学技報, VLD2004-94/ICD2004-180/DC2004-80 |
Technical Report of IEICE, VLD2004-94/ICD2004-180/DC2004-80 |
2004/12/09 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| M Hashimoto, H Onodera |
M Hashimoto, H Onodera |
M Hashimoto, H Onodera |
Crosstalk noise optimization by post-layout transistor sizing |
Crosstalk noise optimization by post-layout transistor sizing |
Crosstalk noise optimization by post-layout transistor sizing |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E87A, 12, 3251-3257 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E87A, 12, 3251-3257 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E87A, 12, 3251-3257 |
2004/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| A. Tsuchiya, Y. Gotoh, M. Hashimoto, H. Onodera |
A. Tsuchiya, Y. Gotoh, M. Hashimoto, H. Onodera |
A. Tsuchiya, Y. Gotoh, M. Hashimoto, H. Onodera |
Performance limitation of on-chip global interconnects for high-speed signaling |
Performance limitation of on-chip global interconnects for high-speed signaling |
Performance limitation of on-chip global interconnects for high-speed signaling |
Proceedings of the Custom Integrated Circuits Conference, 489-492 |
Proceedings of the Custom Integrated Circuits Conference, 489-492 |
Proceedings of the Custom Integrated Circuits Conference, 489-492 |
2004/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| S. Rochel, H. Onodera |
S. Rochel, H. Onodera |
S. Rochel, H. Onodera |
Simulation and modeling for RF and mixed signal designs |
Simulation and modeling for RF and mixed signal designs |
Simulation and modeling for RF and mixed signal designs |
Proceedings of the Custom Integrated Circuits Conference, 107- |
Proceedings of the Custom Integrated Circuits Conference, 107- |
Proceedings of the Custom Integrated Circuits Conference, 107- |
2004/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 土谷亮, 橋本昌宜, 小野寺秀俊 |
土谷亮, 橋本昌宜, 小野寺秀俊 |
|
配線RL抽出におけるリターンパス選択手法 |
配線RL抽出におけるリターンパス選択手法 |
|
DAシンポジウム2004論文集, 175-180 |
DAシンポジウム2004論文集, 175-180 |
, 175-180 |
2004/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| A. Shinmyo, M. Hashimoto, H. Onodera |
A. Shinmyo, M. Hashimoto, H. Onodera |
A. Shinmyo, M. Hashimoto, H. Onodera |
Design and optimization of CMOS current mode logic dividers |
Design and optimization of CMOS current mode logic dividers |
Design and optimization of CMOS current mode logic dividers |
Proceedings of 2004 IEEE Asia-Pacific Conference on Advanced System Integrated Circuits, 434-435 |
Proceedings of 2004 IEEE Asia-Pacific Conference on Advanced System Integrated Circuits, 434-435 |
Proceedings of 2004 IEEE Asia-Pacific Conference on Advanced System Integrated Circuits, 434-435 |
2004/08 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 村松 篤, 橋本 昌宜, 小野寺 秀俊 |
村松 篤, 橋本 昌宜, 小野寺 秀俊 |
|
オンチップインダクタンスを考慮したLSI電源配線網解析 |
オンチップインダクタンスを考慮したLSI電源配線網解析 |
|
|
|
|
2004/07 |
|
日本語 |
研究論文(その他学術会議資料等) |
公開 |
| 樋口昭彦, 小林和淑, 小野寺秀俊 |
樋口昭彦, 小林和淑, 小野寺秀俊 |
A. Higuchi, K. Kobayashi, H. Onodera |
アクセスパターンによるレジスタファイルの高位消費電力モデル |
アクセスパターンによるレジスタファイルの高位消費電力モデル |
A High-Level Power Model for Synthesized Register Files Using Access Pattern |
信学技報, VLD2004-11(2004-05), 25-30 |
信学技報, VLD2004-11(2004-05), 25-30 |
Technical Report of IEICE, VLD2004-11(2004-05), 25-30 |
2004/06/22 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| K Okada, H Hoshino, H Onodera |
K Okada, H Hoshino, H Onodera |
K Okada, H Hoshino, H Onodera |
Design optimization methodology for on-chip spiral inductors |
Design optimization methodology for on-chip spiral inductors |
Design optimization methodology for on-chip spiral inductors |
IEICE TRANSACTIONS ON ELECTRONICS, E87C, 6, 933-941 |
IEICE TRANSACTIONS ON ELECTRONICS, E87C, 6, 933-941 |
IEICE TRANSACTIONS ON ELECTRONICS, E87C, 6, 933-941 |
2004/06 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| H Sugawara, Y Yokoyama, S Gomi, H Ito, K Okada, H Hoshino, H Onodera, K Maso |
H Sugawara, Y Yokoyama, S Gomi, H Ito, K Okada, H Hoshino, H Onodera, K Maso |
H Sugawara, Y Yokoyama, S Gomi, H Ito, K Okada, H Hoshino, H Onodera, K Maso |
Variable RF inductor on SiCMOS chip |
Variable RF inductor on SiCMOS chip |
Variable RF inductor on SiCMOS chip |
JAPANESE JOURNAL OF APPLIED PHYSICS PART 1-REGULAR PAPERS SHORT NOTES & REVIEW PAPERS, 43, 4B, 2293-2296 |
JAPANESE JOURNAL OF APPLIED PHYSICS PART 1-REGULAR PAPERS SHORT NOTES & REVIEW PAPERS, 43, 4B, 2293-2296 |
JAPANESE JOURNAL OF APPLIED PHYSICS PART 1-REGULAR PAPERS SHORT NOTES & REVIEW PAPERS, 43, 4B, 2293-2296 |
2004/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| A Higuchi, K Kobayashi, H Onodera |
A Higuchi, K Kobayashi, H Onodera |
A Higuchi, K Kobayashi, H Onodera |
Instruction-level power estimation method by considering hamming distance of registers |
Instruction-level power estimation method by considering hamming distance of registers |
Instruction-level power estimation method by considering hamming distance of registers |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E87A, 4, 823-829 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E87A, 4, 823-829 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E87A, 4, 823-829 |
2004/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| M Hashimoto, Y Yamada, H Onodera |
M Hashimoto, Y Yamada, H Onodera |
M Hashimoto, Y Yamada, H Onodera |
Equivalent, waveform propagation for static timing analysis |
Equivalent, waveform propagation for static timing analysis |
Equivalent, waveform propagation for static timing analysis |
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 23, 4, 498-508 |
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 23, 4, 498-508 |
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 23, 4, 498-508 |
2004/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 土谷 亮, 橋本 昌宜, 小野寺 秀俊 |
土谷 亮, 橋本 昌宜, 小野寺 秀俊 |
|
オンチップ伝送線路のリターン電流分布が信号波形に与える影響 --- 平衡・不平衡伝送の比較 --- |
オンチップ伝送線路のリターン電流分布が信号波形に与える影響 --- 平衡・不平衡伝送の比較 --- |
|
|
|
|
2004/04 |
|
日本語 |
研究論文(その他学術会議資料等) |
公開 |
| 山口隼司, 橋本昌宜, 小野寺秀俊 |
山口隼司, 橋本昌宜, 小野寺秀俊 |
J. Yamaguchi, M. Hashimoto, H. Onodera |
ゲート毎の電源電圧変動を考慮した静的遅延解析法 |
ゲート毎の電源電圧変動を考慮した静的遅延解析法 |
Static Timing Analysis Considering Supply Voltage Variation among Logic Cells |
信学技報, VLD2003-143/ICD2003-236 |
信学技報, VLD2003-143/ICD2003-236 |
Technical Report of IEICE, VLD2003-143/ICD2003-236 |
2004/03/17 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| K Kobayashi, R Nakanishi, H Onodera |
K Kobayashi, R Nakanishi, H Onodera |
K Kobayashi, R Nakanishi, H Onodera |
An efficient motion estimation algorithm using a gyro sensor |
An efficient motion estimation algorithm using a gyro sensor |
An efficient motion estimation algorithm using a gyro sensor |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E87A, 3, 530-538 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E87A, 3, 530-538 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E87A, 3, 530-538 |
2004/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| K Kobayashi, H Onodera |
K Kobayashi, H Onodera |
K Kobayashi, H Onodera |
A comprehensive simulation and test environment for prototype VLSI verification |
A comprehensive simulation and test environment for prototype VLSI verification |
A comprehensive simulation and test environment for prototype VLSI verification |
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E87D, 3, 630-636 |
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E87D, 3, 630-636 |
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E87D, 3, 630-636 |
2004/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 荒本雅夫, 湯山洋一, 樋口昭彦, 岡澤潤香, 小林和淑, 小野寺秀俊 |
荒本雅夫, 湯山洋一, 樋口昭彦, 岡澤潤香, 小林和淑, 小野寺秀俊 |
M. Aramoto, Y. Yuyama, A. Higuchi, J. Okazawa, K. Kobayashi, H. Onodera |
資源共有型VLIWプロセッサの性能評価 |
資源共有型VLIWプロセッサの性能評価 |
Performance Evaluation of a Resource-Shared VLIW Processor Array |
信学技法, VLD-2003-115, 7月12日 |
信学技法, VLD-2003-115, 7月12日 |
Technical Report of IEICE, VLD-2003-115, 7月12日 |
2004/01/22 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Y Yuyama, M Aramoto, K Kobayashi, H Onodera |
Y Yuyama, M Aramoto, K Kobayashi, H Onodera |
Y Yuyama, M Aramoto, K Kobayashi, H Onodera |
An SoC architecture and its design methodology using unifunctional heterogeneous processor array |
An SoC architecture and its design methodology using unifunctional heterogeneous processor array |
An SoC architecture and its design methodology using unifunctional heterogeneous processor array |
ASP-DAC 2004: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, 737-742 |
ASP-DAC 2004: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, 737-742 |
ASP-DAC 2004: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, 737-742 |
2004 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A Tsuchiya, M Hashimoto, H Onodera |
A Tsuchiya, M Hashimoto, H Onodera |
A Tsuchiya, M Hashimoto, H Onodera |
Representative frequency for interconnect R(f)L(f)C extraction |
Representative frequency for interconnect R(f)L(f)C extraction |
Representative frequency for interconnect R(f)L(f)C extraction |
ASP-DAC 2004: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, 691-696 |
ASP-DAC 2004: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, 691-696 |
ASP-DAC 2004: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, 691-696 |
2004 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| T Miyazaki, M Hashimoto, H Onodera |
T Miyazaki, M Hashimoto, H Onodera |
T Miyazaki, M Hashimoto, H Onodera |
A performance comparison of PLLs for clock generation using ring oscillator VCO and LC oscillator in a digital CMOS process |
A performance comparison of PLLs for clock generation using ring oscillator VCO and LC oscillator in a digital CMOS process |
A performance comparison of PLLs for clock generation using ring oscillator VCO and LC oscillator in a digital CMOS process |
ASP-DAC 2004: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, 545-546 |
ASP-DAC 2004: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, 545-546 |
ASP-DAC 2004: PROCEEDINGS OF THE ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE, 545-546 |
2004 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| M Hashimoto, K Fujimori, H Onodera |
M Hashimoto, K Fujimori, H Onodera |
M Hashimoto, K Fujimori, H Onodera |
Automatic generation of standard cell library in VDSM technologies |
Automatic generation of standard cell library in VDSM technologies |
Automatic generation of standard cell library in VDSM technologies |
ISQED 2004: 5TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN, PROCEEDINGS, 36-41 |
ISQED 2004: 5TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN, PROCEEDINGS, 36-41 |
ISQED 2004: 5TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN, PROCEEDINGS, 36-41 |
2004 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Y Yuyama, M Aramoto, K Kobayashi, H Onodera |
Y Yuyama, M Aramoto, K Kobayashi, H Onodera |
Y Yuyama, M Aramoto, K Kobayashi, H Onodera |
RTL/ISS co-modeling methodology for embedded processor using SystemC |
RTL/ISS co-modeling methodology for embedded processor using SystemC |
RTL/ISS co-modeling methodology for embedded processor using SystemC |
2004 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL 5, PROCEEDINGS, 5, 305-308 |
2004 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL 5, PROCEEDINGS, 5, 305-308 |
2004 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL 5, PROCEEDINGS, 5, 305-308 |
2004 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| M Hashimoto, A Tsuchiya, H Onodera |
M Hashimoto, A Tsuchiya, H Onodera |
M Hashimoto, A Tsuchiya, H Onodera |
On-chip global signaling by wave pipelining |
On-chip global signaling by wave pipelining |
On-chip global signaling by wave pipelining |
ELECTRICAL PERFORMANCE OF ELECTRONIC PACKAGING, 311-314 |
ELECTRICAL PERFORMANCE OF ELECTRONIC PACKAGING, 311-314 |
ELECTRICAL PERFORMANCE OF ELECTRONIC PACKAGING, 311-314 |
2004 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| M Hashimoto, J Yamaguchi, H Onodera |
M Hashimoto, J Yamaguchi, H Onodera |
M Hashimoto, J Yamaguchi, H Onodera |
Timing analysis considering spatial power/ground level variation |
Timing analysis considering spatial power/ground level variation |
Timing analysis considering spatial power/ground level variation |
ICCAD-2004: INTERNATIONAL CONFERENCE ON COMPUTER AIDED DESIGN, IEEE/ACM DIGEST OF TECHNICAL PAPERS, 814-820 |
ICCAD-2004: INTERNATIONAL CONFERENCE ON COMPUTER AIDED DESIGN, IEEE/ACM DIGEST OF TECHNICAL PAPERS, 814-820 |
ICCAD-2004: INTERNATIONAL CONFERENCE ON COMPUTER AIDED DESIGN, IEEE/ACM DIGEST OF TECHNICAL PAPERS, 814-820 |
2004 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| K. Asada, H. Onodera |
K. Asada, H. Onodera |
K. Asada, H. Onodera |
Greeting from conference chairs |
Greeting from conference chairs |
Greeting from conference chairs |
Proceedings of 2004 IEEE Asia-Pacific Conference on Advanced System Integrated Circuits, i-ii |
Proceedings of 2004 IEEE Asia-Pacific Conference on Advanced System Integrated Circuits, i-ii |
Proceedings of 2004 IEEE Asia-Pacific Conference on Advanced System Integrated Circuits, i-ii |
2004/01 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| K Okada, H Hoshino, H Onodera |
K Okada, H Hoshino, H Onodera |
K Okada, H Hoshino, H Onodera |
Modeling and optimization of on-chip spiral inductor in S-parameter domain |
Modeling and optimization of on-chip spiral inductor in S-parameter domain |
Modeling and optimization of on-chip spiral inductor in S-parameter domain |
2004 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL 5, PROCEEDINGS, 5, 153-156 |
2004 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL 5, PROCEEDINGS, 5, 153-156 |
2004 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL 5, PROCEEDINGS, 5, 153-156 |
2004 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| M Hashimoto, Y Hayashi, H Onodera |
M Hashimoto, Y Hayashi, H Onodera |
M Hashimoto, Y Hayashi, H Onodera |
Experimental study on cell-base high-performance datapath design |
Experimental study on cell-base high-performance datapath design |
Experimental study on cell-base high-performance datapath design |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E86A, 12, 3204-3207 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E86A, 12, 3204-3207 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E86A, 12, 3204-3207 |
2003/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| M Hashimoto, M Takahashi, H Onodera |
M Hashimoto, M Takahashi, H Onodera |
M Hashimoto, M Takahashi, H Onodera |
Crosstalk noise estimation for generic RC trees |
Crosstalk noise estimation for generic RC trees |
Crosstalk noise estimation for generic RC trees |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E86A, 12, 2965-2973 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E86A, 12, 2965-2973 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E86A, 12, 2965-2973 |
2003/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| A Tsuchiya, M Hashimoto, H Onodera |
A Tsuchiya, M Hashimoto, H Onodera |
A Tsuchiya, M Hashimoto, H Onodera |
Representative frequency for interconnect R(f)L(f)C extraction |
Representative frequency for interconnect R(f)L(f)C extraction |
Representative frequency for interconnect R(f)L(f)C extraction |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E86A, 12, 2942-2951 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E86A, 12, 2942-2951 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E86A, 12, 2942-2951 |
2003/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| K Okada, K Yamaoka, H Onodera |
K Okada, K Yamaoka, H Onodera |
K Okada, K Yamaoka, H Onodera |
Statistical gate-delay modeling with intra-gate variability |
Statistical gate-delay modeling with intra-gate variability |
Statistical gate-delay modeling with intra-gate variability |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E86A, 12, 2914-2922 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E86A, 12, 2914-2922 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E86A, 12, 2914-2922 |
2003/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 小野寺 秀俊 |
小野寺 秀俊 |
|
高度情報化社会を支える集積回路 ―情報処理デバイスの回路・システム化技術― |
高度情報化社会を支える集積回路 ―情報処理デバイスの回路・システム化技術― |
|
京都大学大学院情報学研究科 第6 回情報学シンポジウム 「世界のセンターオブエクセレンスをめざして」 平成15 年12 月1 日（月曜日） 「高度情報化社会を支える集積回路 ―情報処理デバイスの回路・システム化技術―」 小野寺 秀俊 （通信情報シ ステム専攻教授） |
京都大学大学院情報学研究科 第6 回情報学シンポジウム 「世界のセンターオブエクセレンスをめざして」 平成15 年12 月1 日（月曜日） 「高度情報化社会を支える集積回路 ―情報処理デバイスの回路・システム化技術―」 小野寺 秀俊 （通信情報シ ステム専攻教授） |
|
2003/12 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 荒本雅夫, 湯山洋一, 樋口昭彦, 岡澤潤香, 小林和淑, 小野寺秀俊 |
荒本雅夫, 湯山洋一, 樋口昭彦, 岡澤潤香, 小林和淑, 小野寺秀俊 |
|
処理の優先度を利用した実行ユニット共有型VLIWプロセッサアレイ |
処理の優先度を利用した実行ユニット共有型VLIWプロセッサアレイ |
|
第7回システムLSIワークショップ, 267-270 |
第7回システムLSIワークショップ, 267-270 |
, 267-270 |
2003/11/26 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| A. Kuehlmann, H. Onodera |
A. Kuehlmann, H. Onodera |
A. Kuehlmann, H. Onodera |
IEEE/ACM International Conference on Computer-Aided Design, Digest of Technical Papers: Foreword |
IEEE/ACM International Conference on Computer-Aided Design, Digest of Technical Papers: Foreword |
IEEE/ACM International Conference on Computer-Aided Design, Digest of Technical Papers: Foreword |
IEEE/ACM International Conference on Computer-Aided Design, Digest of Technical Papers, iv |
IEEE/ACM International Conference on Computer-Aided Design, Digest of Technical Papers, iv |
IEEE/ACM International Conference on Computer-Aided Design, Digest of Technical Papers, iv |
2003/11 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 宮崎崇仁, 橋本昌宜, 小野寺秀俊 |
宮崎崇仁, 橋本昌宜, 小野寺秀俊 |
T. Miyazaki, M. Hashimoto, H. Onodera |
デジタルCMOSプロセスを使用したクロック生成向けPLLの将来性能予測 -LC発振型VCOを用いたPLLの有効性- |
デジタルCMOSプロセスを使用したクロック生成向けPLLの将来性能予測 -LC発振型VCOを用いたPLLの有効性- |
A Performance Prediction of Clock Generation PLLs in Digital CMOS Processes -The Efficacy of LC Oscillator based PLLs- |
信学技法, ICD20003-98, 29-34 |
信学技法, ICD20003-98, 29-34 |
Technical Report of IEICE, ICD20003-98, 29-34 |
2003/09/12 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 土谷 亮, 橋本 昌宜, 小野寺 秀俊 |
土谷 亮, 橋本 昌宜, 小野寺 秀俊 |
|
オンチップ高速信号配線における波形歪みの影響 |
オンチップ高速信号配線における波形歪みの影響 |
|
|
|
|
2003/09 |
|
日本語 |
研究論文(その他学術会議資料等) |
公開 |
| 土谷亮, 橋本昌宜, 小野寺秀俊 |
土谷亮, 橋本昌宜, 小野寺秀俊 |
|
直交配線を持つオンチップ伝送線路の特性評価 |
直交配線を持つオンチップ伝送線路の特性評価 |
|
情報処理学会 DAシンポジウム2003年論文集, 133-138 |
情報処理学会 DAシンポジウム2003年論文集, 133-138 |
, 133-138 |
2003/07 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| K. Okada, H. Onodera |
K. Okada, H. Onodera |
K. Okada, H. Onodera |
Realistic delay calculation based on measured intra-chip and inter-chip variabilities with the size dependence |
Realistic delay calculation based on measured intra-chip and inter-chip variabilities with the size dependence |
Realistic delay calculation based on measured intra-chip and inter-chip variabilities with the size dependence |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E86A, 4, 746-751 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E86A, 4, 746-751 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E86A, 4, 746-751 |
2003/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| A. Tsuchiya, M. Hashimoto, H. Onodera |
A. Tsuchiya, M. Hashimoto, H. Onodera |
A. Tsuchiya, M. Hashimoto, H. Onodera |
Frequency Determination for Interconnect RLC Extraction |
Frequency Determination for Interconnect RLC Extraction |
Frequency Determination for Interconnect RLC Extraction |
Proc. Workshop on Synthesis and System Integration of Mixed Technologies |
Proc. Workshop on Synthesis and System Integration of Mixed Technologies |
Proc. Workshop on Synthesis and System Integration of Mixed Technologies |
2003/04 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Y. Yamada, M. Hashimoto, H. Onodera |
Y. Yamada, M. Hashimoto, H. Onodera |
Y. Yamada, M. Hashimoto, H. Onodera |
Slew Calculation against Diverse Gate-Input Waveforms for Accurate Static Timing Analysis |
Slew Calculation against Diverse Gate-Input Waveforms for Accurate Static Timing Analysis |
Slew Calculation against Diverse Gate-Input Waveforms for Accurate Static Timing Analysis |
Proc. Workshop on Synthesis and System Integration of Mixed Technologies |
Proc. Workshop on Synthesis and System Integration of Mixed Technologies |
Proc. Workshop on Synthesis and System Integration of Mixed Technologies |
2003/04 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 土谷亮, 橋本昌宜, 小野寺秀俊 |
土谷亮, 橋本昌宜, 小野寺秀俊 |
|
配線R(f)L(f)C抽出のための代表周波数決定手法 |
配線R(f)L(f)C抽出のための代表周波数決定手法 |
|
第16回 回路とシステム(軽井沢)ワークショップ論文集, 61-66 |
第16回 回路とシステム(軽井沢)ワークショップ論文集, 61-66 |
, 61-66 |
2003/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 樋口昭彦, 小林和淑, 小野寺秀俊 |
樋口昭彦, 小林和淑, 小野寺秀俊 |
|
命令レベルにおけるレジスタの変化ビット幅を考慮した組み込みプロセッサ向け消費電力見積り手法 |
命令レベルにおけるレジスタの変化ビット幅を考慮した組み込みプロセッサ向け消費電力見積り手法 |
|
第16回 回路とシステム(軽井沢)ワークショップ論文集, 453-458 |
第16回 回路とシステム(軽井沢)ワークショップ論文集, 453-458 |
, 453-458 |
2003/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| M. Hashimoto, Y. Yamada, H. Onodera |
M. Hashimoto, Y. Yamada, H. Onodera |
M. Hashimoto, Y. Yamada, H. Onodera |
Capturing crosstalk-induced waveform for accurate static timing analysis |
Capturing crosstalk-induced waveform for accurate static timing analysis |
Capturing crosstalk-induced waveform for accurate static timing analysis |
Proceedings of the International Symposium on Physical Design, 18-23 |
Proceedings of the International Symposium on Physical Design, 18-23 |
Proceedings of the International Symposium on Physical Design, 18-23 |
2003/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 山田祐嗣, 橋本昌宜, 小野寺秀俊 |
山田祐嗣, 橋本昌宜, 小野寺秀俊 |
Yuji Yamada, Masanori Hashimoto, Hidetoshi Onodera |
静的遅延解析のための等価ゲート入力波形導出法 -VDSMプロセスに起因する波形歪みへの対応- |
静的遅延解析のための等価ゲート入力波形導出法 -VDSMプロセスに起因する波形歪みへの対応- |
Estimating Equivalent Gate Input Waveform for Static Timing Analysis -Coping with waveform distortion due to VDSM processes- |
情報処理学会研究報告, 2003-SLDM-108-20, 111-116 |
情報処理学会研究報告, 2003-SLDM-108-20, 111-116 |
IPSJ SIG notes, 2003-SLDM-108-20, 111-116 |
2003/01/29 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| M. Hashimoto, K. Fujimori, H. Onodera |
M. Hashimoto, K. Fujimori, H. Onodera |
M. Hashimoto, K. Fujimori, H. Onodera |
Standard Cell Libraries with Various Driving Strength Cells for 0.13, 0.18 and 0.35um Technologies |
Standard Cell Libraries with Various Driving Strength Cells for 0.13, 0.18 and 0.35um Technologies |
Standard Cell Libraries with Various Driving Strength Cells for 0.13, 0.18 and 0.35um Technologies |
Proc. Asia and South Pacific Design Automation Conference |
Proc. Asia and South Pacific Design Automation Conference |
Proc. Asia and South Pacific Design Automation Conference |
2003/01 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| K Okada, K Yamaoka, H Onodera |
K Okada, K Yamaoka, H Onodera |
K Okada, K Yamaoka, H Onodera |
Statistical modeling of gate-delay variation with consideration of intra-gate variability |
Statistical modeling of gate-delay variation with consideration of intra-gate variability |
Statistical modeling of gate-delay variation with consideration of intra-gate variability |
PROCEEDINGS OF THE 2003 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL V, 5, 513-516 |
PROCEEDINGS OF THE 2003 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL V, 5, 513-516 |
PROCEEDINGS OF THE 2003 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL V, 5, 513-516 |
2003 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| K Okada, K Yamaoka, H Onodera |
K Okada, K Yamaoka, H Onodera |
K Okada, K Yamaoka, H Onodera |
A statistical gate-delay model considering intra-gate variability |
A statistical gate-delay model considering intra-gate variability |
A statistical gate-delay model considering intra-gate variability |
ICCAD-2003: IEEE/ACM DIGEST OF TECHNICAL PAPERS, 908-913 |
ICCAD-2003: IEEE/ACM DIGEST OF TECHNICAL PAPERS, 908-913 |
ICCAD-2003: IEEE/ACM DIGEST OF TECHNICAL PAPERS, 908-913 |
2003 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| M Hashimoto, Y Yamada, H Onodera |
M Hashimoto, Y Yamada, H Onodera |
M Hashimoto, Y Yamada, H Onodera |
Equivalent waveform propagation for static timing analysis |
Equivalent waveform propagation for static timing analysis |
Equivalent waveform propagation for static timing analysis |
ICCAD-2003: IEEE/ACM DIGEST OF TECHNICAL PAPERS, 169-175 |
ICCAD-2003: IEEE/ACM DIGEST OF TECHNICAL PAPERS, 169-175 |
ICCAD-2003: IEEE/ACM DIGEST OF TECHNICAL PAPERS, 169-175 |
2003 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 湯山洋一, 荒本雅夫, 高井幸輔, 小林和淑, 小野寺秀俊 |
湯山洋一, 荒本雅夫, 高井幸輔, 小林和淑, 小野寺秀俊 |
Y. Yuyama, M. Aramoto, K. Takai, K. Kobayashi, H. Onodera |
機能特化型プロセッサアレイによるSoCアーキテクチャ |
機能特化型プロセッサアレイによるSoCアーキテクチャ |
SoC Architecture with Unifunctional Heterogenous Processor Array |
信学技報, ICD2002-169, 31-36 |
信学技報, ICD2002-169, 31-36 |
Technical Report of IEICE, ICD2002-169, 31-36 |
2002/12/19 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| M Hashimoto, H Onodera |
M Hashimoto, H Onodera |
M Hashimoto, H Onodera |
Increase in delay uncertainty by performance optimization |
Increase in delay uncertainty by performance optimization |
Increase in delay uncertainty by performance optimization |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E85A, 12, 2799-2802 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E85A, 12, 2799-2802 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E85A, 12, 2799-2802 |
2002/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 岡田健一, 山岡健人, 小野寺秀俊 |
岡田健一, 山岡健人, 小野寺秀俊 |
K. Okada, K. Yamaoka, H. Onodera |
CMOS論理ゲートにおけるセル内特性ばらつきを考慮した統計的遅延モデル化手法 |
CMOS論理ゲートにおけるセル内特性ばらつきを考慮した統計的遅延モデル化手法 |
Statistical Gate-Delay Modeling with Intra-gate Variability |
情報処理学会研究報告, 2002, 113, 91-96 |
情報処理学会研究報告, 2002, 113, 91-96 |
IPSJ SIG Notes, 2002, 113, 91-96 |
2002/11/28 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 荒本雅夫, 湯山洋一, 高井幸輔, 小林和淑, 小野寺秀俊 |
荒本雅夫, 湯山洋一, 高井幸輔, 小林和淑, 小野寺秀俊 |
M. Aramoto, Y. Yuyama, K. Takai, K. Kobayashi, H. Onodera |
SystemCのRTL記述を用いたSH互換プロセッサの設計 |
SystemCのRTL記述を用いたSH互換プロセッサの設計 |
The Design of SH Compatible Processor Using RTL description of SystemC |
信学技報, IE2002-75, 33-38 |
信学技報, IE2002-75, 33-38 |
Technical Report of IEICE, IE2002-75, 33-38 |
2002/10/24 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| M. Hashimoto, D. Hiramatsu, A. Tsuchiya, H. Onodera |
M. Hashimoto, D. Hiramatsu, A. Tsuchiya, H. Onodera |
M. Hashimoto, D. Hiramatsu, A. Tsuchiya, H. Onodera |
Interconnect Structures for High-Speed Long-Distance Signal Transmission |
Interconnect Structures for High-Speed Long-Distance Signal Transmission |
Interconnect Structures for High-Speed Long-Distance Signal Transmission |
Proc. IEEE International ASIC/SOC Conference |
Proc. IEEE International ASIC/SOC Conference |
Proc. IEEE International ASIC/SOC Conference |
2002/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 林宙輝, 橋本昌宜, 小野寺秀俊 |
林宙輝, 橋本昌宜, 小野寺秀俊 |
|
セルベース設計環境を用いた高性能データパス設計法の検討 |
セルベース設計環境を用いた高性能データパス設計法の検討 |
|
情報処理学会 DAシンポジウム論文集 2002, 113-118 |
情報処理学会 DAシンポジウム論文集 2002, 113-118 |
, 113-118 |
2002/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 荒本雅夫, 湯山洋一, 小林和淑, 小野寺秀俊 |
荒本雅夫, 湯山洋一, 小林和淑, 小野寺秀俊 |
|
MPEG-4エンコーダのシステムレベル設計 |
MPEG-4エンコーダのシステムレベル設計 |
|
情報処理学会 DAシンポジウム2002年論文集, 31-36 |
情報処理学会 DAシンポジウム2002年論文集, 31-36 |
, 31-36 |
2002/07 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 平松大輔, 土谷亮, 橋本昌宜, 小野寺秀俊 |
平松大輔, 土谷亮, 橋本昌宜, 小野寺秀俊 |
|
長距離高速信号伝送を可能にするVLSI配線構造の検討 |
長距離高速信号伝送を可能にするVLSI配線構造の検討 |
|
情報処理学会 DAシンポジウム2002年論文集, 155-160 |
情報処理学会 DAシンポジウム2002年論文集, 155-160 |
, 155-160 |
2002/07 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 山口隼司, 橋本昌宜, 小野寺秀俊 |
山口隼司, 橋本昌宜, 小野寺秀俊 |
|
IRドロップを考慮した電源線構造の最適化手法 |
IRドロップを考慮した電源線構造の最適化手法 |
|
情報処理学会 DAシンポジウム2002年論文集, 253-258 |
情報処理学会 DAシンポジウム2002年論文集, 253-258 |
, 253-258 |
2002/07 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 岡田健一, 小野寺秀俊 |
岡田健一, 小野寺秀俊 |
岡田健一, 小野寺秀俊 |
Design Technologies and Design Automation of Electronic Systems. Statistical Modeling of MOS Transistors with Intra-chip Variability. |
Design Technologies and Design Automation of Electronic Systems. Statistical Modeling of MOS Transistors with Intra-chip Variability. |
Design Technologies and Design Automation of Electronic Systems. Statistical Modeling of MOS Transistors with Intra-chip Variability. |
情報処理学会論文誌, 43, 5, 1330-1337 |
情報処理学会論文誌, 43, 5, 1330-1337 |
情報処理学会論文誌, 43, 5, 1330-1337 |
2002/05 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 岡田健一, 小野寺 秀俊 |
岡田健一, 小野寺 秀俊 |
|
トランジスタ特性におけるチップ内ばらつきのモデル化手法 |
トランジスタ特性におけるチップ内ばらつきのモデル化手法 |
|
情報処理学会論文誌, 43, 5, 1330-1337 |
情報処理学会論文誌, 43, 5, 1330-1337 |
, 43, 5, 1330-1337 |
2002/05 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| 土谷 亮, 橋本 昌宜, 小野寺 秀俊 |
土谷 亮, 橋本 昌宜, 小野寺 秀俊 |
|
VLSI配線の伝送線路特性を考慮した駆動力決定手法 |
VLSI配線の伝送線路特性を考慮した駆動力決定手法 |
|
情報処理学会論文誌, 43, 5, 1338-1347 |
情報処理学会論文誌, 43, 5, 1338-1347 |
, 43, 5, 1338-1347 |
2002/05 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| 岡田健一, 山岡健人, 藤田智弘, 小野寺秀俊 |
岡田健一, 山岡健人, 藤田智弘, 小野寺秀俊 |
|
トランジスタ特性のチップ内ばらつきを考慮した統計遅延解析手法 |
トランジスタ特性のチップ内ばらつきを考慮した統計遅延解析手法 |
|
第15回 回路とシステム(軽井沢)ワークショップ論文集, 499-504 |
第15回 回路とシステム(軽井沢)ワークショップ論文集, 499-504 |
, 499-504 |
2002/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| M. Hashimoto, M. Takahashi, H. Onodera |
M. Hashimoto, M. Takahashi, H. Onodera |
M. Hashimoto, M. Takahashi, H. Onodera |
Crosstalk noise optimization by post-layout transistor sizing |
Crosstalk noise optimization by post-layout transistor sizing |
Crosstalk noise optimization by post-layout transistor sizing |
Proceedings of the International Symposium on Physical Design, 126-130 |
Proceedings of the International Symposium on Physical Design, 126-130 |
Proceedings of the International Symposium on Physical Design, 126-130 |
2002/04 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 藤森一憲, 橋本昌宜, 小野寺秀俊 |
藤森一憲, 橋本昌宜, 小野寺秀俊 |
K. Fujimori, M. Hashimoto, H. Onodera |
駆動力可変セルレイアウト生成システムによるスタンダードセルライブラリの開発 |
駆動力可変セルレイアウト生成システムによるスタンダードセルライブラリの開発 |
Development of Standard Cell Libraries Using Variable Driving Strength Cell Layout Generation System |
電子情報通信学会技術研究報告, VLD2001-147 |
電子情報通信学会技術研究報告, VLD2001-147 |
Technical Report of IEICE, VLD2001-147 |
2002/03/07 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| K Kobayashi, J Yamaguchi, H Onodera |
K Kobayashi, J Yamaguchi, H Onodera |
K Kobayashi, J Yamaguchi, H Onodera |
Measurement results of on-chip IR-drop |
Measurement results of on-chip IR-drop |
Measurement results of on-chip IR-drop |
PROCEEDINGS OF THE IEEE 2002 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 521-524 |
PROCEEDINGS OF THE IEEE 2002 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 521-524 |
PROCEEDINGS OF THE IEEE 2002 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 521-524 |
2002 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 岡田健一, 藤田智弘, 小野寺秀俊 |
岡田健一, 藤田智弘, 小野寺秀俊 |
K. Okada, T. Fujita, H. Onodera |
トランジスタ製造ばらつきにおけるチップ内特性変動を考慮した統計遅延解析手法 |
トランジスタ製造ばらつきにおけるチップ内特性変動を考慮した統計遅延解析手法 |
A Statistical Timing Analysis with Intra-Chip Manufacturing Variability |
電子情報通信学会技術研究報告, ICD2001-158/VLD2001-113/FTS2001-607-12 |
電子情報通信学会技術研究報告, ICD2001-158/VLD2001-113/FTS2001-607-12 |
Technical Report of IEICE, ICD2001-158/VLD2001-113/FTS2001-607-12 |
2001/11/30 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 橋本昌宜, 高橋正郎, 小野寺秀俊 |
橋本昌宜, 高橋正郎, 小野寺秀俊 |
M. Hashimoto, M. Takahashi, H. Onodera |
ポストレイアウトトランジスタ寸法最適化によるクロストークノイズ削減手法 |
ポストレイアウトトランジスタ寸法最適化によるクロストークノイズ削減手法 |
Crosstalk Noise Optimization by Post-Layout Transistor Sizing |
情報処理学会研究報告, SLDM103-6, 39-44 |
情報処理学会研究報告, SLDM103-6, 39-44 |
Technical Report of IPSJ, SLDM103-6, 39-44 |
2001/11/29 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 湯山洋一, 高井幸輔, 小林和淑, 小野寺秀俊 |
湯山洋一, 高井幸輔, 小林和淑, 小野寺秀俊 |
Y. Yuyama, K. Takai, K. Kobayashi, H. Onodera |
SystemCとBachを用いたLSI設計手法 |
SystemCとBachを用いたLSI設計手法 |
LSI Design Using SystemC and Bach |
電子情報通信学会技術研究報告, ICD2001-156/VLD2001-111/FTS2001-58133-138 |
電子情報通信学会技術研究報告, ICD2001-156/VLD2001-111/FTS2001-58133-138 |
Technical Report of IEICE, ICD2001-156/VLD2001-111/FTS2001-58133-138 |
2001/11/29 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 井口誠, 星野洋昭, 岡田健一, 小野寺秀俊 |
井口誠, 星野洋昭, 岡田健一, 小野寺秀俊 |
|
スパイラルインダクタのモデル化と最適化 |
スパイラルインダクタのモデル化と最適化 |
|
第5回システムLSIワークショップ講演資料集およびポスタ資料集, 363-366 |
第5回システムLSIワークショップ講演資料集およびポスタ資料集, 363-366 |
, 363-366 |
2001/11/27 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 中西龍太, 荒本雅夫, 小林和淑, 小野寺秀俊 |
中西龍太, 荒本雅夫, 小林和淑, 小野寺秀俊 |
|
ジャイロセンサを用いた動画像圧縮システム |
ジャイロセンサを用いた動画像圧縮システム |
|
第5回システムLSIワークショップ講演資料集およびポスタ資料集, 263-266 |
第5回システムLSIワークショップ講演資料集およびポスタ資料集, 263-266 |
, 263-266 |
2001/11/27 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 中西龍太, 荒本雅夫, 小林和淑, 小野寺秀俊 |
中西龍太, 荒本雅夫, 小林和淑, 小野寺秀俊 |
R. Nakanishi, M. Aramoto, K. Kobayashi, H. Onodera |
ジャイロセンサを用いた動画像符号化の検討 |
ジャイロセンサを用いた動画像符号化の検討 |
A Study on Video Compression Using a Gyro Sensor |
第16回画像符号化シンポジウム資料, P4.04, 71-72 |
第16回画像符号化シンポジウム資料, P4.04, 71-72 |
Proceedings of PCSJ, P4.04, 71-72 |
2001/11/13 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 中西龍太, 荒本雅夫, 小林和淑, 小野寺秀俊 |
中西龍太, 荒本雅夫, 小林和淑, 小野寺秀俊 |
R. Nakanishi, M. Aramoto, K. Kobayashi, H. Onodera |
ジャイロセンサを用いた動き補償 |
ジャイロセンサを用いた動き補償 |
Motion Estimation Using a Gyro Sensor |
第16回ディジタル信号処理シンポジウム講演論文集, B5-4, 433-438 |
第16回ディジタル信号処理シンポジウム講演論文集, B5-4, 433-438 |
Proceedings of DSP Symposium, B5-4, 433-438 |
2001/11/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| T Yasuda, H Fujita, H Onodera |
T Yasuda, H Fujita, H Onodera |
T Yasuda, H Fujita, H Onodera |
A dynamically phase adjusting PLL for improvement of lock-up performance |
A dynamically phase adjusting PLL for improvement of lock-up performance |
A dynamically phase adjusting PLL for improvement of lock-up performance |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E84A, 11, 2793-2801 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E84A, 11, 2793-2801 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E84A, 11, 2793-2801 |
2001/11 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| M Hashimoto, H Onodera |
M Hashimoto, H Onodera |
M Hashimoto, H Onodera |
Post-layout transistor sizing for power reduction in cell-base design |
Post-layout transistor sizing for power reduction in cell-base design |
Post-layout transistor sizing for power reduction in cell-base design |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E84A, 11, 2769-2777 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E84A, 11, 2769-2777 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E84A, 11, 2769-2777 |
2001/11 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| H Onodera |
H Onodera |
H Onodera |
Special section on VLSI design and CAD algorithms - Foreword |
Special section on VLSI design and CAD algorithms - Foreword |
Special section on VLSI design and CAD algorithms - Foreword |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E84A, 11, 2613-2613 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E84A, 11, 2613-2613 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E84A, 11, 2613-2613 |
2001/11 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| A. Tsuchiya, M. Hashimoto, H. Onodera |
A. Tsuchiya, M. Hashimoto, H. Onodera |
A. Tsuchiya, M. Hashimoto, H. Onodera |
Driver Sizing for High-Performance Interconnects Considering Transmission-Line Effects |
Driver Sizing for High-Performance Interconnects Considering Transmission-Line Effects |
Driver Sizing for High-Performance Interconnects Considering Transmission-Line Effects |
Proc. Workshop on Synthesis and System Integration of Mixed Technologies |
Proc. Workshop on Synthesis and System Integration of Mixed Technologies |
Proc. Workshop on Synthesis and System Integration of Mixed Technologies |
2001/10 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 土谷亮, 小野寺秀俊 |
土谷亮, 小野寺秀俊 |
|
VLSI配線の伝送線路化を考慮した駆動力決定手法 |
VLSI配線の伝送線路化を考慮した駆動力決定手法 |
|
DAシンポジウム2001, 13-18 |
DAシンポジウム2001, 13-18 |
, 13-18 |
2001/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 高橋正郎, 橋本昌宜, 小野寺秀俊 |
高橋正郎, 橋本昌宜, 小野寺秀俊 |
|
隣接位置を考慮した解析的クロストークノイズ見積もり手法 |
隣接位置を考慮した解析的クロストークノイズ見積もり手法 |
|
DAシンポジウム2001, 19-24 |
DAシンポジウム2001, 19-24 |
, 19-24 |
2001/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 岡田健一, 小野寺秀俊 |
岡田健一, 小野寺秀俊 |
|
チップ内でのばらつきを考慮したトランジスタ特性ばらつきモデル化手法 |
チップ内でのばらつきを考慮したトランジスタ特性ばらつきモデル化手法 |
|
DAシンポジウム2001年論文集, 241-246 |
DAシンポジウム2001年論文集, 241-246 |
, 241-246 |
2001/07 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| K. Kobayashi, H. Onodera |
K. Kobayashi, H. Onodera |
K. Kobayashi, H. Onodera |
ST: Perl package for simulation and test environment |
ST: Perl package for simulation and test environment |
ST: Perl package for simulation and test environment |
Proceedings - IEEE International Symposium on Circuits and Systems, 2001, Vol.5, 89-92 |
Proceedings - IEEE International Symposium on Circuits and Systems, 2001, Vol.5, 89-92 |
Proceedings - IEEE International Symposium on Circuits and Systems, 2001, Vol.5, 89-92 |
2001/05 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| M. Hashimoto, H. Onodera |
M. Hashimoto, H. Onodera |
M. Hashimoto, H. Onodera |
Increase in delay uncertainty by performance optimization |
Increase in delay uncertainty by performance optimization |
Increase in delay uncertainty by performance optimization |
Proceedings - IEEE International Symposium on Circuits and Systems, 2001, Vol.5, 379-382 |
Proceedings - IEEE International Symposium on Circuits and Systems, 2001, Vol.5, 379-382 |
Proceedings - IEEE International Symposium on Circuits and Systems, 2001, Vol.5, 379-382 |
2001/05 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 中西龍太, 小林和淑, 小野寺秀俊 |
中西龍太, 小林和淑, 小野寺秀俊 |
|
カメラの動きを用いた動き補償の検討 |
カメラの動きを用いた動き補償の検討 |
|
第14回 回路とシステム(軽井沢)ワークショップ論文集, 525-530 |
第14回 回路とシステム(軽井沢)ワークショップ論文集, 525-530 |
, 525-530 |
2001/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 柴山武英, 小林和淑, 小野寺秀俊 |
柴山武英, 小林和淑, 小野寺秀俊 |
T. Shibayama, K. Kobayashi, H. Onodera |
動きベクトル検出用準同期一次元ＰＥアレイの設計 |
動きベクトル検出用準同期一次元ＰＥアレイの設計 |
A Semi-Syncronous Multi-Clock One-Dimensional PE Array for Motion Estimation |
電子情報通信学会技術研究報告, ICD2000-208, 33-38 |
電子情報通信学会技術研究報告, ICD2000-208, 33-38 |
Technival Report of IEICE., ICD2000-208, 33-38 |
2001/03/01 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| T Fujita, H Onodera |
T Fujita, H Onodera |
T Fujita, H Onodera |
A hierarchical statistical optimization method driven by constraint generation based on Mahalanobis' distance |
A hierarchical statistical optimization method driven by constraint generation based on Mahalanobis' distance |
A hierarchical statistical optimization method driven by constraint generation based on Mahalanobis' distance |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E84A, 3, 727-734 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E84A, 3, 727-734 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E84A, 3, 727-734 |
2001/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| K Kobayashi, M Eguchi, T Iwahashi, T Shibayama, Li, X, K Takai, H Onodera |
K Kobayashi, M Eguchi, T Iwahashi, T Shibayama, Li, X, K Takai, H Onodera |
K Kobayashi, M Eguchi, T Iwahashi, T Shibayama, Li, X, K Takai, H Onodera |
A low-power high-performance vector-pipeline DSP for low-rate videophones |
A low-power high-performance vector-pipeline DSP for low-rate videophones |
A low-power high-performance vector-pipeline DSP for low-rate videophones |
IEICE TRANSACTIONS ON ELECTRONICS, E84C, 2, 193-201 |
IEICE TRANSACTIONS ON ELECTRONICS, E84C, 2, 193-201 |
IEICE TRANSACTIONS ON ELECTRONICS, E84C, 2, 193-201 |
2001/02 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| K. Okada, H. Onodera |
K. Okada, H. Onodera |
K. Okada, H. Onodera |
Statistical modeling of device characteristics with systematic variability |
Statistical modeling of device characteristics with systematic variability |
Statistical modeling of device characteristics with systematic variability |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E84-A, 2, 529-536 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E84-A, 2, 529-536 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E84-A, 2, 529-536 |
2001/02 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| M Kondo, H Onodera, K Tamaru |
M Kondo, H Onodera, K Tamaru |
M Kondo, H Onodera, K Tamaru |
MOSFET statistical modeling method using an intermediate model |
MOSFET statistical modeling method using an intermediate model |
MOSFET statistical modeling method using an intermediate model |
ELECTRONICS AND COMMUNICATIONS IN JAPAN PART III-FUNDAMENTAL ELECTRONIC SCIENCE, 84, 1, 57-66 |
ELECTRONICS AND COMMUNICATIONS IN JAPAN PART III-FUNDAMENTAL ELECTRONIC SCIENCE, 84, 1, 57-66 |
ELECTRONICS AND COMMUNICATIONS IN JAPAN PART III-FUNDAMENTAL ELECTRONIC SCIENCE, 84, 1, 57-66 |
2001 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| H Onodera, M Hashimoto, T Hashimoto |
H Onodera, M Hashimoto, T Hashimoto |
H Onodera, M Hashimoto, T Hashimoto |
ASIC design methodology with on-demand library generation |
ASIC design methodology with on-demand library generation |
ASIC design methodology with on-demand library generation |
2001 SYMPOSIUM ON VLSI CIRCUITS, DIGEST OF TECHNICAL PAPERS, CIRCUITS SYMP., 57-60 |
2001 SYMPOSIUM ON VLSI CIRCUITS, DIGEST OF TECHNICAL PAPERS, CIRCUITS SYMP., 57-60 |
2001 SYMPOSIUM ON VLSI CIRCUITS, DIGEST OF TECHNICAL PAPERS, CIRCUITS SYMP., 57-60 |
2001 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| M Takahashi, M Hashimoto, H Onodera |
M Takahashi, M Hashimoto, H Onodera |
M Takahashi, M Hashimoto, H Onodera |
Crosstalk noise estimation for generic RC trees |
Crosstalk noise estimation for generic RC trees |
Crosstalk noise estimation for generic RC trees |
2001 INTERNATIONAL CONFERENCE ON COMPUTER DESIGN, ICCD 2001, PROCEEDINGS, 110-116 |
2001 INTERNATIONAL CONFERENCE ON COMPUTER DESIGN, ICCD 2001, PROCEEDINGS, 110-116 |
2001 INTERNATIONAL CONFERENCE ON COMPUTER DESIGN, ICCD 2001, PROCEEDINGS, 110-116 |
2001 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| T Yasuda, H Fujita |
T Yasuda, H Fujita |
T Yasuda, H Fujita |
A dynamically phase adjusting PLL with a variable delay |
A dynamically phase adjusting PLL with a variable delay |
A dynamically phase adjusting PLL with a variable delay |
PROCEEDINGS OF THE ASP-DAC 2001: ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE 2001, 275-280 |
PROCEEDINGS OF THE ASP-DAC 2001: ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE 2001, 275-280 |
PROCEEDINGS OF THE ASP-DAC 2001: ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE 2001, 275-280 |
2001 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| T Fujita, H Onodera |
T Fujita, H Onodera |
T Fujita, H Onodera |
A method for linking process-level variability to system performances |
A method for linking process-level variability to system performances |
A method for linking process-level variability to system performances |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E83A, 12, 2592-2599 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E83A, 12, 2592-2599 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E83A, 12, 2592-2599 |
2000/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| M Hashimoto, H Onodera |
M Hashimoto, H Onodera |
M Hashimoto, H Onodera |
A performance optimization method by gate resizing based on statistical static timing analysis |
A performance optimization method by gate resizing based on statistical static timing analysis |
A performance optimization method by gate resizing based on statistical static timing analysis |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E83A, 12, 2558-2568 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E83A, 12, 2558-2568 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E83A, 12, 2558-2568 |
2000/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| K Kobayashi, M Yamaoka, Y Kobayashi, H Onodera, K Tamaru |
K Kobayashi, M Yamaoka, Y Kobayashi, H Onodera, K Tamaru |
K Kobayashi, M Yamaoka, Y Kobayashi, H Onodera, K Tamaru |
Architecture and performance evaluation of a new functional memory: Functional memory for addition |
Architecture and performance evaluation of a new functional memory: Functional memory for addition |
Architecture and performance evaluation of a new functional memory: Functional memory for addition |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E83A, 12, 2400-2408 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E83A, 12, 2400-2408 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E83A, 12, 2400-2408 |
2000/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| M. Hashimoto, H. Onodera |
M. Hashimoto, H. Onodera |
M. Hashimoto, H. Onodera |
A Statistical Delay-Uncertainty Analysis of the Circuits Path-Balanced by Gate/Transistor Sizing |
A Statistical Delay-Uncertainty Analysis of the Circuits Path-Balanced by Gate/Transistor Sizing |
A Statistical Delay-Uncertainty Analysis of the Circuits Path-Balanced by Gate/Transistor Sizing |
Proc. ACM/IEEE International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems |
Proc. ACM/IEEE International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems |
Proc. ACM/IEEE International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems |
2000/12 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 李翔, 小林和淑, 小野寺秀俊 |
李翔, 小林和淑, 小野寺秀俊 |
X. Li, K. Kobayashi, H. Onodera |
EBテスタを用いた論理ゲート遅延ばらつき測定手法の検討 |
EBテスタを用いた論理ゲート遅延ばらつき測定手法の検討 |
An Investigation of Delay Fluctuation in Logic-Gate with using an EB-Tester |
電子情報通信学会技術研究報告, VLD-2000-73, 23-28 |
電子情報通信学会技術研究報告, VLD-2000-73, 23-28 |
IEICE Technical Report, VLD-2000-73, 23-28 |
2000/11/30 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 岩橋卓也, 柴山武英, 李翔, 中西龍太, 高井幸輔, 小林和淑, 小野寺秀俊 |
岩橋卓也, 柴山武英, 李翔, 中西龍太, 高井幸輔, 小林和淑, 小野寺秀俊 |
|
低ビットレートに適した動画像圧縮-ベクトル量子化による動画像圧縮とカメラベクトルによる動き補償- |
低ビットレートに適した動画像圧縮-ベクトル量子化による動画像圧縮とカメラベクトルによる動き補償- |
|
第4回システムLSI琵琶湖ワークショップ 講演資料集およびポスター資料集, 251-254 |
第4回システムLSI琵琶湖ワークショップ 講演資料集およびポスター資料集, 251-254 |
, 251-254 |
2000/11/27 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 橋本 昌宜, 小野寺 秀俊 |
橋本 昌宜, 小野寺 秀俊 |
|
パスバランス回路における遅延不確かさの統計的解析 |
パスバランス回路における遅延不確かさの統計的解析 |
|
, 100, 474, 17-22 |
, 100, 474, 17-22 |
, 100, 474, 17-22 |
2000/09 |
|
日本語 |
研究論文(その他学術会議資料等) |
公開 |
| 橋本昌宜, 小野寺秀俊 |
橋本昌宜, 小野寺秀俊 |
|
セルベース設計における連続的トランジスタ寸法最適化による消費電力削減手法 |
セルベース設計における連続的トランジスタ寸法最適化による消費電力削減手法 |
|
情報処理学会DAシンポジウム2000年論文集, 185-190 |
情報処理学会DAシンポジウム2000年論文集, 185-190 |
, 185-190 |
2000/07 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 藤田智弘, 小野寺秀俊 |
藤田智弘, 小野寺秀俊 |
|
アナログ集積回路の階層的歩留まり最適化手法 |
アナログ集積回路の階層的歩留まり最適化手法 |
|
第13回 回路とシステム軽井沢ワークショップ論文集, 187-192 |
第13回 回路とシステム軽井沢ワークショップ論文集, 187-192 |
, 187-192 |
2000/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 橋本昌宜, 小野寺秀俊 |
橋本昌宜, 小野寺秀俊 |
|
静的統計遅延解析に基づいたゲート寸法最適化による回路性能最適化手法 |
静的統計遅延解析に基づいたゲート寸法最適化による回路性能最適化手法 |
|
第13回 回路とシステム(軽井沢)ワークショップ, 137-142 |
第13回 回路とシステム(軽井沢)ワークショップ, 137-142 |
, 137-142 |
2000/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 藤田智弘, 小野寺秀俊 |
藤田智弘, 小野寺秀俊 |
|
ベクトル合成モデルによる集積回路遅延特性のワーストケース解析 |
ベクトル合成モデルによる集積回路遅延特性のワーストケース解析 |
|
情報処理学会論文誌, 41, 4, 927-934 |
情報処理学会論文誌, 41, 4, 927-934 |
, 41, 4, 927-934 |
2000/04 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| 橋本昌宜, 橋本鉄太郎, 西川亮太, 福田大輔, 黒田慎介, 菅俊介, 神原弘之, 小野寺秀俊 |
橋本昌宜, 橋本鉄太郎, 西川亮太, 福田大輔, 黒田慎介, 菅俊介, 神原弘之, 小野寺秀俊 |
Masanori Hashimoto, Tetsutaro Hashimoto, Ryota Nishikawa, Daisuke Fukuda, Shinsuke Kuroda, Syunsuke Suga, Hiroyuki Kanbara, Hidetoshi Onodera |
オンデマンドライブラリを用いたシステムLSI詳細設計手法 |
オンデマンドライブラリを用いたシステムLSI詳細設計手法 |
Design Optimization of System LSIs using On-Demand Libraries |
電子情報通信学会技術研究報告, 99, 660, 31-38-38 |
電子情報通信学会技術研究報告, 99, 660, 31-38-38 |
IEICE Technical Report, 99, 660, 31-38-38 |
2000/03/02 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 小林和淑, 江口真, 岩橋卓也, 柴山武英, 李翔, 小野寺秀俊 |
小林和淑, 江口真, 岩橋卓也, 柴山武英, 李翔, 小野寺秀俊 |
Kazutoshi Kobayashi, Makoto Eguchi, Takuya Iwahashi, Takehide Sibayama, Sho Li, Hidetoshi Onodera |
ベクトル並列信号処理プロセッサ(VP-DSP)における設計環境 |
ベクトル並列信号処理プロセッサ(VP-DSP)における設計環境 |
A Design Environment for a Vector-pipeline Processor |
電子情報通信学会技術研究報告, 99, 658, 23-30-30 |
電子情報通信学会技術研究報告, 99, 658, 23-30-30 |
IEICE Technical Report, 99, 658, 23-30-30 |
2000/03/02 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| K. Okada, H. Onodera, K. Tamaru |
K. Okada, H. Onodera, K. Tamaru |
K. Okada, H. Onodera, K. Tamaru |
Layout dependent matching analysis of CMOS circuits |
Layout dependent matching analysis of CMOS circuits |
Layout dependent matching analysis of CMOS circuits |
Analog Integrated Circuits and Signal Processing, 25, 3, 309-318 |
Analog Integrated Circuits and Signal Processing, 25, 3, 309-318 |
Analog Integrated Circuits and Signal Processing, 25, 3, 309-318 |
2000/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Masanori Hashimoto, Hidetoshi Onodera |
Masanori Hashimoto, Hidetoshi Onodera |
Masanori Hashimoto, Hidetoshi Onodera |
Performance optimization method by gate sizing using statistical static timing analysis |
Performance optimization method by gate sizing using statistical static timing analysis |
Performance optimization method by gate sizing using statistical static timing analysis |
Proceedings of the International Symposium on Physical Design, 111-116 |
Proceedings of the International Symposium on Physical Design, 111-116 |
Proceedings of the International Symposium on Physical Design, 111-116 |
2000/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| T Fujita, H Onodera |
T Fujita, H Onodera |
T Fujita, H Onodera |
Statistical delay calculation with vector synthesis model |
Statistical delay calculation with vector synthesis model |
Statistical delay calculation with vector synthesis model |
ISCAS 2000: IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS - PROCEEDINGS, VOL V, 5, 473-476 |
ISCAS 2000: IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS - PROCEEDINGS, VOL V, 5, 473-476 |
ISCAS 2000: IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS - PROCEEDINGS, VOL V, 5, 473-476 |
2000 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| K Okada, H Onodera |
K Okada, H Onodera |
K Okada, H Onodera |
Statistical modeling of device characteristics with systematic fluctuation |
Statistical modeling of device characteristics with systematic fluctuation |
Statistical modeling of device characteristics with systematic fluctuation |
ISCAS 2000: IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS - PROCEEDINGS, VOL II, 2, 437-440 |
ISCAS 2000: IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS - PROCEEDINGS, VOL II, 2, 437-440 |
ISCAS 2000: IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS - PROCEEDINGS, VOL II, 2, 437-440 |
2000 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| T Iwahashi, T Shibayama, M Hashimoto, K Kobayashi, H Onodera |
T Iwahashi, T Shibayama, M Hashimoto, K Kobayashi, H Onodera |
T Iwahashi, T Shibayama, M Hashimoto, K Kobayashi, H Onodera |
Vector quantization processor for mobile video communication |
Vector quantization processor for mobile video communication |
Vector quantization processor for mobile video communication |
13TH ANNUAL IEEE INTERNATIONAL ASIC/SOC CONFERENCE, PROCEEDINGS, 75-79 |
13TH ANNUAL IEEE INTERNATIONAL ASIC/SOC CONFERENCE, PROCEEDINGS, 75-79 |
13TH ANNUAL IEEE INTERNATIONAL ASIC/SOC CONFERENCE, PROCEEDINGS, 75-79 |
2000 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 岩橋卓也, 江口真, 柴山武英, 李翔, 坂口知靖, 高井 幸輔, 小林和淑, 小野寺秀俊 |
岩橋卓也, 江口真, 柴山武英, 李翔, 坂口知靖, 高井 幸輔, 小林和淑, 小野寺秀俊 |
|
実時間動画像圧縮伸長用ベクトル並列信号処理プロセッサVP-DSPの開発 |
実時間動画像圧縮伸長用ベクトル並列信号処理プロセッサVP-DSPの開発 |
|
第3回システムLSI琵琶湖ワークショップ予稿集, 275-278 |
第3回システムLSI琵琶湖ワークショップ予稿集, 275-278 |
, 275-278 |
1999/11/01 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 橋本昌宜, 橋本鉄太郎, 西川亮太, 福田大輔, 黒田慎介, 菅俊介, 神原弘之, 小野寺秀俊 |
橋本昌宜, 橋本鉄太郎, 西川亮太, 福田大輔, 黒田慎介, 菅俊介, 神原弘之, 小野寺秀俊 |
Masanori Hashimoto, Tetsutaro Hashimoto, Ryota Nishikawa, Daisuke Fukuda, Shinsuke Kuroda, Syunsuke Suga, Hiroyuki Kanbara, Hidetoshi Onodera |
オンデマンドライブラリを用いたシステムLSI詳細設計手法 |
オンデマンドライブラリを用いたシステムLSI詳細設計手法 |
オンデマンドライブラリを用いたシステムLSI詳細設計手法 |
第3回システムLSI琵琶湖ワークショップ予稿集, 279-281 |
第3回システムLSI琵琶湖ワークショップ予稿集, 279-281 |
第3回システムLSI琵琶湖ワークショップ予稿集, 279-281 |
1999/11/01 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 藤田智弘, 小野寺秀俊, 田丸啓吉 |
藤田智弘, 小野寺秀俊, 田丸啓吉 |
|
現実的ワーストケースにおけるセルライブラリ遅延特性評価 |
現実的ワーストケースにおけるセルライブラリ遅延特性評価 |
|
DAシンポジウム '99 論文集, 59-64 |
DAシンポジウム '99 論文集, 59-64 |
, 59-64 |
1999/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Masaki Kondo, Hidetoshi Onodera, Keikichi Tamaru |
Masaki Kondo, Hidetoshi Onodera, Keikichi Tamaru |
Masaki Kondo, Hidetoshi Onodera, Keikichi Tamaru |
Systematic and physical application of multivariate statistics to MOSFET I-V models |
Systematic and physical application of multivariate statistics to MOSFET I-V models |
Systematic and physical application of multivariate statistics to MOSFET I-V models |
International Workshop on Statistical Metrology, Proceedings, IWSM, 99 TH8391, 34-37 |
International Workshop on Statistical Metrology, Proceedings, IWSM, 99 TH8391, 34-37 |
International Workshop on Statistical Metrology, Proceedings, IWSM, 99 TH8391, 34-37 |
1999/06 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Masanori Hashimoto, Hidetoshi Onodera, Keikichi Tamaru |
Masanori Hashimoto, Hidetoshi Onodera, Keikichi Tamaru |
Masanori Hashimoto, Hidetoshi Onodera, Keikichi Tamaru |
Practical gate resizing technique considering glitch reduction for low power design |
Practical gate resizing technique considering glitch reduction for low power design |
Practical gate resizing technique considering glitch reduction for low power design |
Proceedings - Design Automation Conference, 446-451 |
Proceedings - Design Automation Conference, 446-451 |
Proceedings - Design Automation Conference, 446-451 |
1999/06 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 藤田智弘, 岡田健一, 藤田浩章, 小野寺秀俊, 田丸啓吉 |
藤田智弘, 岡田健一, 藤田浩章, 小野寺秀俊, 田丸啓吉 |
|
システム特性の階層的統計解析手法 |
システム特性の階層的統計解析手法 |
|
第12回 回路とシステム(軽井沢)ワークショップ論文集,199-204,, 199-204 |
第12回 回路とシステム(軽井沢)ワークショップ論文集,199-204,, 199-204 |
, 199-204 |
1999/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 橋本鉄太郎, 平田昭夫, 小野寺秀俊, 田丸啓吉 |
橋本鉄太郎, 平田昭夫, 小野寺秀俊, 田丸啓吉 |
|
スタンダードセルライブラリ構成法の検討 |
スタンダードセルライブラリ構成法の検討 |
|
第12回 回路とシステム（軽井沢）ワークショップ, 337-342 |
第12回 回路とシステム（軽井沢）ワークショップ, 337-342 |
, 337-342 |
1999/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 橋本 昌宜, 小野寺 秀俊, 田丸 啓吉 |
橋本 昌宜, 小野寺 秀俊, 田丸 啓吉 |
|
グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 (<特集>電子システムの設計技術と設計自動化) |
グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 (<特集>電子システムの設計技術と設計自動化) |
|
情報処理学会論文誌, 40, 4, 1707-1716 |
情報処理学会論文誌, 40, 4, 1707-1716 |
, 40, 4, 1707-1716 |
1999/04 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| 平田昭夫, 近藤友一, 小野寺秀俊, 田丸啓吉 |
平田昭夫, 近藤友一, 小野寺秀俊, 田丸啓吉 |
|
抵抗分を含む負荷を駆動するCMOS論理回路のゲート遅延時間計算手法 |
抵抗分を含む負荷を駆動するCMOS論理回路のゲート遅延時間計算手法 |
|
情報処理学会論文誌, 40, 4, 1679-1686 |
情報処理学会論文誌, 40, 4, 1679-1686 |
, 40, 4, 1679-1686 |
1999/04 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| 小野寺秀俊, 平田昭夫, 北村晃男, 小林和淑, 田丸啓吉 |
小野寺秀俊, 平田昭夫, 北村晃男, 小林和淑, 田丸啓吉 |
|
P2Lib:スタンダードセルライブラリ自動生成システム(共著) |
P2Lib:スタンダードセルライブラリ自動生成システム(共著) |
|
情報処理学会論文誌, 40, 4, 1660-1669 |
情報処理学会論文誌, 40, 4, 1660-1669 |
, 40, 4, 1660-1669 |
1999/04 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| K Okada, H Onodera, K Tamaru |
K Okada, H Onodera, K Tamaru |
K Okada, H Onodera, K Tamaru |
Layout dependent matching analysis of CMOS circuits |
Layout dependent matching analysis of CMOS circuits |
Layout dependent matching analysis of CMOS circuits |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E82A, 2, 348-355 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E82A, 2, 348-355 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E82A, 2, 348-355 |
1999/02 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| K Kobayashi, K Terada, H Onodera, K Tamaru |
K Kobayashi, K Terada, H Onodera, K Tamaru |
K Kobayashi, K Terada, H Onodera, K Tamaru |
A real-time low-rate video compression algorithm using multi-stage hierarchical vector quantization |
A real-time low-rate video compression algorithm using multi-stage hierarchical vector quantization |
A real-time low-rate video compression algorithm using multi-stage hierarchical vector quantization |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E82A, 2, 215-222 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E82A, 2, 215-222 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E82A, 2, 215-222 |
1999/02 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| M Hashimoto, H Onodera, K Tamaru |
M Hashimoto, H Onodera, K Tamaru |
M Hashimoto, H Onodera, K Tamaru |
A power and delay optimization method using input reordering in cell-based CMOS circuits |
A power and delay optimization method using input reordering in cell-based CMOS circuits |
A power and delay optimization method using input reordering in cell-based CMOS circuits |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E82A, 1, 159-166 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E82A, 1, 159-166 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E82A, 1, 159-166 |
1999/01 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 小林和淑, 神原弘之, 小野寺秀俊, 田丸啓吉 |
小林和淑, 神原弘之, 小野寺秀俊, 田丸啓吉 |
|
FPGA設計用統合環境を用いたASIC設計事例 |
FPGA設計用統合環境を用いたASIC設計事例 |
|
電子情報通信学会技術研究報告 |
電子情報通信学会技術研究報告 |
|
1998/12/01 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| A Hirata, H Onodera, K Tamaru |
A Hirata, H Onodera, K Tamaru |
A Hirata, H Onodera, K Tamaru |
Estimation of propagation delay considering short-circuit current for static CMOS gates |
Estimation of propagation delay considering short-circuit current for static CMOS gates |
Estimation of propagation delay considering short-circuit current for static CMOS gates |
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-FUNDAMENTAL THEORY AND APPLICATIONS, 45, 11, 1194-1198 |
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-FUNDAMENTAL THEORY AND APPLICATIONS, 45, 11, 1194-1198 |
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-FUNDAMENTAL THEORY AND APPLICATIONS, 45, 11, 1194-1198 |
1998/11 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 藤田智弘, 岡田健一, 藤田浩章, 小野寺秀俊, 田丸啓吉 |
藤田智弘, 岡田健一, 藤田浩章, 小野寺秀俊, 田丸啓吉 |
|
微細化プロセスによるばらつきを考慮した統計的設計環境の開発 |
微細化プロセスによるばらつきを考慮した統計的設計環境の開発 |
|
第2回システムLSI琵琶湖ワークショップポスター資料集, 297-299 |
第2回システムLSI琵琶湖ワークショップポスター資料集, 297-299 |
, 297-299 |
1998/11/01 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 橋本昌宜, 小野寺秀俊, 田丸啓吉 |
橋本昌宜, 小野寺秀俊, 田丸啓吉 |
|
グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 |
グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 |
|
情報処理学会DAシンポジウム’98論文集, 269-274 |
情報処理学会DAシンポジウム’98論文集, 269-274 |
, 269-274 |
1998/07 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 平田昭夫, 近藤友一, 小野寺秀俊, 田丸啓吉 |
平田昭夫, 近藤友一, 小野寺秀俊, 田丸啓吉 |
|
抵抗分を含む負荷を駆動するCMOS論理回路の等価モデルとゲート遅延時間の解析 |
抵抗分を含む負荷を駆動するCMOS論理回路の等価モデルとゲート遅延時間の解析 |
|
情報処理学会DAシンポジウム’98論文集, 13-18 |
情報処理学会DAシンポジウム’98論文集, 13-18 |
, 13-18 |
1998/07 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| M Kondo, H Onodera, K Tamaru |
M Kondo, H Onodera, K Tamaru |
M Kondo, H Onodera, K Tamaru |
Model-adaptable MOSFET parameter-extraction method using an intermediate model |
Model-adaptable MOSFET parameter-extraction method using an intermediate model |
Model-adaptable MOSFET parameter-extraction method using an intermediate model |
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 17, 5, 400-405 |
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 17, 5, 400-405 |
IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, 17, 5, 400-405 |
1998/05 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| K Kobayashi, N Nakamura, K Terada, H Onodera, K Tamaru |
K Kobayashi, N Nakamura, K Terada, H Onodera, K Tamaru |
K Kobayashi, N Nakamura, K Terada, H Onodera, K Tamaru |
An LSI for low bit-rate image compression using vector quantization |
An LSI for low bit-rate image compression using vector quantization |
An LSI for low bit-rate image compression using vector quantization |
IEICE TRANSACTIONS ON ELECTRONICS, E81C, 5, 718-724 |
IEICE TRANSACTIONS ON ELECTRONICS, E81C, 5, 718-724 |
IEICE TRANSACTIONS ON ELECTRONICS, E81C, 5, 718-724 |
1998/05 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 岡田健一, 小野寺秀俊, 田丸啓吉 |
岡田健一, 小野寺秀俊, 田丸啓吉 |
|
レイアウトを考慮したCMOS回路の比精度解析 |
レイアウトを考慮したCMOS回路の比精度解析 |
|
第11回回路とシステム軽井沢ワークショップ論文集, 409-414 |
第11回回路とシステム軽井沢ワークショップ論文集, 409-414 |
, 409-414 |
1998/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| A Hirata, H Onodera, K Tamaru |
A Hirata, H Onodera, K Tamaru |
A Hirata, H Onodera, K Tamaru |
Analytical formulas of output waveform and short-circuit power dissipation for static CMOS gates driving a CRC pi load |
Analytical formulas of output waveform and short-circuit power dissipation for static CMOS gates driving a CRC pi load |
Analytical formulas of output waveform and short-circuit power dissipation for static CMOS gates driving a CRC pi load |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E81A, 3, 462-469 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E81A, 3, 462-469 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E81A, 3, 462-469 |
1998/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 橋本 昌宜, 小野寺 秀俊, 田丸 啓吉 |
橋本 昌宜, 小野寺 秀俊, 田丸 啓吉 |
|
論理シミュレーションを用いた消費電力見積もりの高精度化手法 |
論理シミュレーションを用いた消費電力見積もりの高精度化手法 |
|
|
|
|
1998/03 |
|
日本語 |
研究論文(その他学術会議資料等) |
公開 |
| 森江隆史, 小野寺秀俊, 田丸啓吉 |
森江隆史, 小野寺秀俊, 田丸啓吉 |
|
アナログ回路設計方法の再利用率向上手法 設計制約とパラメータの確信度の保存と再利用 |
アナログ回路設計方法の再利用率向上手法 設計制約とパラメータの確信度の保存と再利用 |
|
電子情報通信学会論文誌 A, J81-A, 3, 397-407 |
電子情報通信学会論文誌 A, J81-A, 3, 397-407 |
, J81-A, 3, 397-407 |
1998/03 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| K Tamaru, K Kobayashi, H Onodera |
K Tamaru, K Kobayashi, H Onodera |
K Tamaru, K Kobayashi, H Onodera |
Memory based architecture and its implementation scheme named bit-parallel block-parallel functional memory type parallel processor BPBP FMPP |
Memory based architecture and its implementation scheme named bit-parallel block-parallel functional memory type parallel processor BPBP FMPP |
Memory based architecture and its implementation scheme named bit-parallel block-parallel functional memory type parallel processor BPBP FMPP |
COMPUTERS & ELECTRICAL ENGINEERING, 24, 1-2, 17-31 |
COMPUTERS & ELECTRICAL ENGINEERING, 24, 1-2, 17-31 |
COMPUTERS & ELECTRICAL ENGINEERING, 24, 1-2, 17-31 |
1998/01 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| M Hasimoto, H Onodera, K Tamaru |
M Hasimoto, H Onodera, K Tamaru |
M Hasimoto, H Onodera, K Tamaru |
A power optimization method considering glitch reduction by gate sizing |
A power optimization method considering glitch reduction by gate sizing |
A power optimization method considering glitch reduction by gate sizing |
1998 INTERNATIONAL SYMPOSIUM ON LOW POWER ELECTRONICS AND DESIGN - PROCEEDINGS, 221-226 |
1998 INTERNATIONAL SYMPOSIUM ON LOW POWER ELECTRONICS AND DESIGN - PROCEEDINGS, 221-226 |
1998 INTERNATIONAL SYMPOSIUM ON LOW POWER ELECTRONICS AND DESIGN - PROCEEDINGS, 221-226 |
1998 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A Hirata, H Onodera, K Tamaru |
A Hirata, H Onodera, K Tamaru |
A Hirata, H Onodera, K Tamaru |
Proposal of a timing model for CMOS logic gates driving a CRC pi load |
Proposal of a timing model for CMOS logic gates driving a CRC pi load |
Proposal of a timing model for CMOS logic gates driving a CRC pi load |
1998 IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN, 537-544 |
1998 IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN, 537-544 |
1998 IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN, 537-544 |
1998 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 小林和淑, 武内昌弘, 寺田和彦, 小野寺秀俊, 田丸啓吉 |
小林和淑, 武内昌弘, 寺田和彦, 小野寺秀俊, 田丸啓吉 |
|
ベクトル量子化を用いた低ビットレート動画像圧縮システム |
ベクトル量子化を用いた低ビットレート動画像圧縮システム |
|
第1回システムLSI琵琶湖ワークショップ資料集, 365-370 |
第1回システムLSI琵琶湖ワークショップ資料集, 365-370 |
, 365-370 |
1997/11/20 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 近藤正樹, 藤田智弘, 岡田健一, 小野寺秀俊, 田丸啓吉 |
近藤正樹, 藤田智弘, 岡田健一, 小野寺秀俊, 田丸啓吉 |
|
MOS集積回路の統計的モデル化手法 |
MOS集積回路の統計的モデル化手法 |
|
第1回システムLSI琵琶湖ワークショップ資料集, 437-442 |
第1回システムLSI琵琶湖ワークショップ資料集, 437-442 |
, 437-442 |
1997/11/01 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 橋本 昌宜, 小野寺 秀俊, 田丸 啓吉 |
橋本 昌宜, 小野寺 秀俊, 田丸 啓吉 |
|
入力端子接続最適化による遅延時間と消費電力の最適化手法 |
入力端子接続最適化による遅延時間と消費電力の最適化手法 |
|
|
|
|
1997/09 |
|
日本語 |
研究論文(その他学術会議資料等) |
公開 |
| 近藤正樹, 小野寺秀俊, 田丸啓吉 |
近藤正樹, 小野寺秀俊, 田丸啓吉 |
|
中間モデルを用いたMOSFETの統計的モデル化手法 |
中間モデルを用いたMOSFETの統計的モデル化手法 |
|
電子情報通信学会技術報告, ICD97-146, 89-96 |
電子情報通信学会技術報告, ICD97-146, 89-96 |
, ICD97-146, 89-96 |
1997/09/01 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| K Kobayashi, M Kinoshita, H Onodera, K Tamaru |
K Kobayashi, M Kinoshita, H Onodera, K Tamaru |
K Kobayashi, M Kinoshita, H Onodera, K Tamaru |
A memory-based parallel processor for vector quantization: FMPP-VQ |
A memory-based parallel processor for vector quantization: FMPP-VQ |
A memory-based parallel processor for vector quantization: FMPP-VQ |
IEICE TRANSACTIONS ON ELECTRONICS, E80C, 7, 970-975 |
IEICE TRANSACTIONS ON ELECTRONICS, E80C, 7, 970-975 |
IEICE TRANSACTIONS ON ELECTRONICS, E80C, 7, 970-975 |
1997/07 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 橋本昌宜, 小野寺秀俊, 田丸啓吉 |
橋本昌宜, 小野寺秀俊, 田丸啓吉 |
|
入力端子接続最適化による消費電力削減手法 |
入力端子接続最適化による消費電力削減手法 |
|
情報処理学会 DAシンポジウム '97 論文集, 99-104 |
情報処理学会 DAシンポジウム '97 論文集, 99-104 |
, 99-104 |
1997/07 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 小林和淑, 中村典嗣, 山岡雅直, 小野寺秀俊, 田丸啓吉 |
小林和淑, 中村典嗣, 山岡雅直, 小野寺秀俊, 田丸啓吉 |
|
ベクトル量子化用機能メモリ型並列プロセッサFMPP-VQ64の設計 |
ベクトル量子化用機能メモリ型並列プロセッサFMPP-VQ64の設計 |
|
DAシンポジウム '97論文集, 13-18 |
DAシンポジウム '97論文集, 13-18 |
, 13-18 |
1997/07 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Moshnyaga, V, Y Mori, H Onodera, K Tamaru |
Moshnyaga, V, Y Mori, H Onodera, K Tamaru |
Moshnyaga, V, Y Mori, H Onodera, K Tamaru |
Performance-driven macro-block placer for architectural evaluation of ASIC designs |
Performance-driven macro-block placer for architectural evaluation of ASIC designs |
Performance-driven macro-block placer for architectural evaluation of ASIC designs |
IEE PROCEEDINGS-CIRCUITS DEVICES AND SYSTEMS, 144, 3, 190-194 |
IEE PROCEEDINGS-CIRCUITS DEVICES AND SYSTEMS, 144, 3, 190-194 |
IEE PROCEEDINGS-CIRCUITS DEVICES AND SYSTEMS, 144, 3, 190-194 |
1997/06 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 小野寺秀俊, 平田昭夫, 北村晃男, 田丸啓吉 |
小野寺秀俊, 平田昭夫, 北村晃男, 田丸啓吉 |
|
P2Lib: スタンダードセルライブラリ自動生成システム |
P2Lib: スタンダードセルライブラリ自動生成システム |
|
情報処理学会研究報告, 97, 50, 97DA84-6, 33-44 |
情報処理学会研究報告, 97, 50, 97DA84-6, 33-44 |
, 97, 50, 97DA84-6, 33-44 |
1997/05/01 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 平田昭夫, 小野寺秀俊, 田丸啓吉 |
平田昭夫, 小野寺秀俊, 田丸啓吉 |
|
CRCπ型負荷を駆動するCMOS論理ゲートにおける貫通電流による消費電力及び出力波形の導出 |
CRCπ型負荷を駆動するCMOS論理ゲートにおける貫通電流による消費電力及び出力波形の導出 |
|
第10回回路とシステム軽井沢ワークショップ講演論文集, 445-450 |
第10回回路とシステム軽井沢ワークショップ講演論文集, 445-450 |
, 445-450 |
1997/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 武内昌弘, 寺田一彦, 中村典嗣, 小林和淑, 小野寺秀俊, 田丸啓吉 |
武内昌弘, 寺田一彦, 中村典嗣, 小林和淑, 小野寺秀俊, 田丸啓吉 |
|
ベクトル量子化用機能メモリ型並列プロセッサFMPP-VQによる動画像の低ビットレート圧縮アルゴリズムの提案 |
ベクトル量子化用機能メモリ型並列プロセッサFMPP-VQによる動画像の低ビットレート圧縮アルゴリズムの提案 |
|
第10回回路とシステム軽井沢ワークショップ講演論文集, 291-296 |
第10回回路とシステム軽井沢ワークショップ講演論文集, 291-296 |
, 291-296 |
1997/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| M Kondo, H Onodera, K Tamaru |
M Kondo, H Onodera, K Tamaru |
M Kondo, H Onodera, K Tamaru |
A current mode cyclic A/D converter with submicron processes |
A current mode cyclic A/D converter with submicron processes |
A current mode cyclic A/D converter with submicron processes |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E80A, 2, 360-364 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E80A, 2, 360-364 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E80A, 2, 360-364 |
1997/02 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Masaki Kondo, Hidetoshi Onodera, Keikichi Tamara |
Masaki Kondo, Hidetoshi Onodera, Keikichi Tamara |
Masaki Kondo, Hidetoshi Onodera, Keikichi Tamara |
Current mode cyclic A/D converter with a 0.8 μm CMOS process |
Current mode cyclic A/D converter with a 0.8 μm CMOS process |
Current mode cyclic A/D converter with a 0.8 μm CMOS process |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 683-684 |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 683-684 |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 683-684 |
1997/01 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| K. Kobayashi, M. Kinoshita, M. Takeuchi, H. Onodera, K. Tamaru |
K. Kobayashi, M. Kinoshita, M. Takeuchi, H. Onodera, K. Tamaru |
K. Kobayashi, M. Kinoshita, M. Takeuchi, H. Onodera, K. Tamaru |
Functional memory type parallel processor for vector quantization |
Functional memory type parallel processor for vector quantization |
Functional memory type parallel processor for vector quantization |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 665-666 |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 665-666 |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 665-666 |
1997/01 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| H Onodera, A Hirata, T Kitamura, K Tamaru |
H Onodera, A Hirata, T Kitamura, K Tamaru |
H Onodera, A Hirata, T Kitamura, K Tamaru |
P2Lib: Process-portable library and its generation system |
P2Lib: Process-portable library and its generation system |
P2Lib: Process-portable library and its generation system |
PROCEEDINGS OF THE IEEE 1997 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 341-344 |
PROCEEDINGS OF THE IEEE 1997 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 341-344 |
PROCEEDINGS OF THE IEEE 1997 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 341-344 |
1997 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| M Hashimoto, H Onodera, K Tamaru |
M Hashimoto, H Onodera, K Tamaru |
M Hashimoto, H Onodera, K Tamaru |
Input reordering for power and delay optimization |
Input reordering for power and delay optimization |
Input reordering for power and delay optimization |
TENTH ANNUAL IEEE INTERNATIONAL ASIC CONFERENCE AND EXHIBIT, PROCEEDINGS, 194-198 |
TENTH ANNUAL IEEE INTERNATIONAL ASIC CONFERENCE AND EXHIBIT, PROCEEDINGS, 194-198 |
TENTH ANNUAL IEEE INTERNATIONAL ASIC CONFERENCE AND EXHIBIT, PROCEEDINGS, 194-198 |
1997 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| M Kondo, H Onodera, K Tamaru |
M Kondo, H Onodera, K Tamaru |
M Kondo, H Onodera, K Tamaru |
A method of extracting MOSFET parameters with small model dependency using a common intermediate model |
A method of extracting MOSFET parameters with small model dependency using a common intermediate model |
A method of extracting MOSFET parameters with small model dependency using a common intermediate model |
ELECTRONICS AND COMMUNICATIONS IN JAPAN PART III-FUNDAMENTAL ELECTRONIC SCIENCE, 79, 9, 76-87 |
ELECTRONICS AND COMMUNICATIONS IN JAPAN PART III-FUNDAMENTAL ELECTRONIC SCIENCE, 79, 9, 76-87 |
ELECTRONICS AND COMMUNICATIONS IN JAPAN PART III-FUNDAMENTAL ELECTRONIC SCIENCE, 79, 9, 76-87 |
1996/09 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 小野寺 秀俊 |
小野寺 秀俊 |
|
高精度アナログ素子を用いない電流モード循環型A/D変換回路(共著) |
高精度アナログ素子を用いない電流モード循環型A/D変換回路(共著) |
|
情報処理学会DAシンポジウム'96論文集,96/4,31-34 |
情報処理学会DAシンポジウム'96論文集,96/4,31-34 |
|
1996/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 近藤正樹, 小野寺秀俊, 田丸啓吉 |
近藤正樹, 小野寺秀俊, 田丸啓吉 |
|
高精度アナログ素子を用いない電流モード循環型A/D変換回路 |
高精度アナログ素子を用いない電流モード循環型A/D変換回路 |
|
情報処理学会 DA シンポジウム '96 論文集, 31-34 |
情報処理学会 DA シンポジウム '96 論文集, 31-34 |
, 31-34 |
1996/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 小林和淑, 木下雅善, 清水友人, 武内昌弘, 小野寺秀俊, 田丸啓吉 |
小林和淑, 木下雅善, 清水友人, 武内昌弘, 小野寺秀俊, 田丸啓吉 |
|
ベクトル量子化用機能メモリ型並列プロセッサFMPP-VQの設計 |
ベクトル量子化用機能メモリ型並列プロセッサFMPP-VQの設計 |
|
回路とシステム軽井沢ワークショップ論文集, 353-358 |
回路とシステム軽井沢ワークショップ論文集, 353-358 |
, 353-358 |
1996/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| A Hirata, H Onodera, K Tamaru |
A Hirata, H Onodera, K Tamaru |
A Hirata, H Onodera, K Tamaru |
Estimation of short-circuit power dissipation for static CMOS gates |
Estimation of short-circuit power dissipation for static CMOS gates |
Estimation of short-circuit power dissipation for static CMOS gates |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E79A, 3, 304-311 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E79A, 3, 304-311 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E79A, 3, 304-311 |
1996/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 古沢慎也, モシニャガ ワシリー, 小野寺秀俊, 田丸啓吉 |
古沢慎也, モシニャガ ワシリー, 小野寺秀俊, 田丸啓吉 |
|
演算器共有・選択を考慮したパイプラインデータパスの合成手法 |
演算器共有・選択を考慮したパイプラインデータパスの合成手法 |
|
電子情報通信学会技術研究報告, VLD95-135, ICD95-235, 45-52 |
電子情報通信学会技術研究報告, VLD95-135, ICD95-235, 45-52 |
, VLD95-135, ICD95-235, 45-52 |
1996/03/01 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 岡田和久, 小野寺秀俊, 田丸啓吉 |
岡田和久, 小野寺秀俊, 田丸啓吉 |
|
抵抗アレイモデルを用いたアナログ回路用概略配線 |
抵抗アレイモデルを用いたアナログ回路用概略配線 |
|
情報処理学会 設計自動化研究会79-8, 43-48 |
情報処理学会 設計自動化研究会79-8, 43-48 |
, 43-48 |
1996/02/09 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| GQ Chen, H Onodera, K Tamaru |
GQ Chen, H Onodera, K Tamaru |
GQ Chen, H Onodera, K Tamaru |
Timing and power optimization by gate sizing considering false path |
Timing and power optimization by gate sizing considering false path |
Timing and power optimization by gate sizing considering false path |
SIXTH GREAT LAKES SYMPOSIUM ON VLSI, PROCEEDINGS, 154-159 |
SIXTH GREAT LAKES SYMPOSIUM ON VLSI, PROCEEDINGS, 154-159 |
SIXTH GREAT LAKES SYMPOSIUM ON VLSI, PROCEEDINGS, 154-159 |
1996 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| K Okada, H Onodera, K Tamaru |
K Okada, H Onodera, K Tamaru |
K Okada, H Onodera, K Tamaru |
A global routing algorithm for analog circuits using a resistor array model |
A global routing algorithm for analog circuits using a resistor array model |
A global routing algorithm for analog circuits using a resistor array model |
ISCAS 96: 1996 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS - CIRCUITS AND SYSTEMS CONNECTING THE WORLD, VOL 4, 4, 667-670 |
ISCAS 96: 1996 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS - CIRCUITS AND SYSTEMS CONNECTING THE WORLD, VOL 4, 4, 667-670 |
ISCAS 96: 1996 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS - CIRCUITS AND SYSTEMS CONNECTING THE WORLD, VOL 4, 4, 667-670 |
1996 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| A Hirata, H Onodera, K Tamaru |
A Hirata, H Onodera, K Tamaru |
A Hirata, H Onodera, K Tamaru |
Estimation of short-circuit power dissipation and its influence on propagation delay for static CMOS gates |
Estimation of short-circuit power dissipation and its influence on propagation delay for static CMOS gates |
Estimation of short-circuit power dissipation and its influence on propagation delay for static CMOS gates |
ISCAS 96: 1996 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS - CIRCUITS AND SYSTEMS CONNECTING THE WORLD, VOL 4, 4, 751-754 |
ISCAS 96: 1996 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS - CIRCUITS AND SYSTEMS CONNECTING THE WORLD, VOL 4, 4, 751-754 |
ISCAS 96: 1996 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS - CIRCUITS AND SYSTEMS CONNECTING THE WORLD, VOL 4, 4, 751-754 |
1996 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 近藤正樹, 小野寺秀俊, 田丸啓吉 |
近藤正樹, 小野寺秀俊, 田丸啓吉 |
|
中間モデルを用いたモデル依存性の小さいＭＯＳＦＥＴパラメータ抽出手法 |
中間モデルを用いたモデル依存性の小さいＭＯＳＦＥＴパラメータ抽出手法 |
|
電子情報通信学会論文誌 A, 78, 9, 1133-1141 |
電子情報通信学会論文誌 A, 78, 9, 1133-1141 |
, 78, 9, 1133-1141 |
1995/09 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| 平田昭夫, 小野寺秀俊, 田丸啓吉 |
平田昭夫, 小野寺秀俊, 田丸啓吉 |
|
CMOS論理ゲートにおける貫通電流による消費電力の定式化 |
CMOS論理ゲートにおける貫通電流による消費電力の定式化 |
|
第8回 回路とシステム軽井沢ワークショップ論文集, 245-250 |
第8回 回路とシステム軽井沢ワークショップ論文集, 245-250 |
, 245-250 |
1995/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| Guangqiu Chen, Hidetoshi Onodera, Keikichi Tamaru |
Guangqiu Chen, Hidetoshi Onodera, Keikichi Tamaru |
Guangqiu Chen, Hidetoshi Onodera, Keikichi Tamaru |
A Gate Sizing Approach with Accurate Delay Evaluation |
A Gate Sizing Approach with Accurate Delay Evaluation |
A Gate Sizing Approach with Accurate Delay Evaluation |
第8回 回路とシステム軽井沢ワークショップ論文集, 239-244 |
第8回 回路とシステム軽井沢ワークショップ論文集, 239-244 |
Proc. of the 8th Circuits and Systems Karuizawa Workshop, 239-244 |
1995/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| T MORIE, H ONODERA, K TAMARU |
T MORIE, H ONODERA, K TAMARU |
T MORIE, H ONODERA, K TAMARU |
DEVELOPMENT OF MODULE GENERATORS FROM EXTRACTED DESIGN PROCEDURES - APPLICATION TO ANALOG DEVICE GENERATION |
DEVELOPMENT OF MODULE GENERATORS FROM EXTRACTED DESIGN PROCEDURES - APPLICATION TO ANALOG DEVICE GENERATION |
DEVELOPMENT OF MODULE GENERATORS FROM EXTRACTED DESIGN PROCEDURES - APPLICATION TO ANALOG DEVICE GENERATION |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E78A, 2, 160-168 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E78A, 2, 160-168 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E78A, 2, 160-168 |
1995/02 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| K OKADA, H ONODERA, K TAMARU |
K OKADA, H ONODERA, K TAMARU |
K OKADA, H ONODERA, K TAMARU |
COMPACTION WITH SHAPE OPTIMIZATION AND ITS APPLICATION TO LAYOUT RECYCLING |
COMPACTION WITH SHAPE OPTIMIZATION AND ITS APPLICATION TO LAYOUT RECYCLING |
COMPACTION WITH SHAPE OPTIMIZATION AND ITS APPLICATION TO LAYOUT RECYCLING |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E78A, 2, 169-176 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E78A, 2, 169-176 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E78A, 2, 169-176 |
1995/02 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| K Kobayashi, H Onodera, K Tamaru |
K Kobayashi, H Onodera, K Tamaru |
K Kobayashi, H Onodera, K Tamaru |
A bit-parallel block-parallel functional memory type parallel processor LSI for fast addition and multiplication |
A bit-parallel block-parallel functional memory type parallel processor LSI for fast addition and multiplication |
A bit-parallel block-parallel functional memory type parallel processor LSI for fast addition and multiplication |
1995 SYMPOSIUM ON VLSI CIRCUITS, 61-62 |
1995 SYMPOSIUM ON VLSI CIRCUITS, 61-62 |
1995 SYMPOSIUM ON VLSI CIRCUITS, 61-62 |
1995 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Masaki Kondo, Hidetoshi Onodera, Keikichi Tamaru |
Masaki Kondo, Hidetoshi Onodera, Keikichi Tamaru |
Masaki Kondo, Hidetoshi Onodera, Keikichi Tamaru |
Model-adaptable MOSFET parameter extraction system |
Model-adaptable MOSFET parameter extraction system |
Model-adaptable MOSFET parameter extraction system |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 373-377 |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 373-377 |
Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 373-377 |
1995/01 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| GQ Chen, H Onodera, K Tamaru |
GQ Chen, H Onodera, K Tamaru |
GQ Chen, H Onodera, K Tamaru |
An iterative gate sizing approach with accurate delay evaluation |
An iterative gate sizing approach with accurate delay evaluation |
An iterative gate sizing approach with accurate delay evaluation |
1995 IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN, 422-427 |
1995 IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN, 422-427 |
1995 IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN, 422-427 |
1995 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| GQ CHEN, H ONODERA, K TAMARU |
GQ CHEN, H ONODERA, K TAMARU |
GQ CHEN, H ONODERA, K TAMARU |
EXPERIMENTS WITH POWER OPTIMIZATION IN GATE SIZING |
EXPERIMENTS WITH POWER OPTIMIZATION IN GATE SIZING |
EXPERIMENTS WITH POWER OPTIMIZATION IN GATE SIZING |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E77A, 11, 1913-1916 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E77A, 11, 1913-1916 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E77A, 11, 1913-1916 |
1994/11 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Masaki Kondo, Hidetoshi Onodera, Keikichi Tamaru |
Masaki Kondo, Hidetoshi Onodera, Keikichi Tamaru |
Masaki Kondo, Hidetoshi Onodera, Keikichi Tamaru |
Model-adaptable MOSFET parameter extraction method using a common intermediate model |
Model-adaptable MOSFET parameter extraction method using a common intermediate model |
Model-adaptable MOSFET parameter extraction method using a common intermediate model |
Proceedings of the Annual IEEE International ASIC Conference and Exhibit, 323-326 |
Proceedings of the Annual IEEE International ASIC Conference and Exhibit, 323-326 |
Proceedings of the Annual IEEE International ASIC Conference and Exhibit, 323-326 |
1994/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| G. Chen, H. Onodera, K. Tamrau |
G. Chen, H. Onodera, K. Tamrau |
G. Chen, H. Onodera, K. Tamrau |
The Area-Power-Delay Tradeoff in Gate Sizing |
The Area-Power-Delay Tradeoff in Gate Sizing |
The Area-Power-Delay Tradeoff in Gate Sizing |
DA Symposium, 187-192 |
DA Symposium, 187-192 |
DA Symposium, 187-192 |
1994/08 |
|
英語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 小野寺 秀俊 |
小野寺 秀俊 |
|
回路合成と最適化技術の動向と展望 |
回路合成と最適化技術の動向と展望 |
|
第7回 回路とシステム軽井沢ワークショップ論文集, 151-156 |
第7回 回路とシステム軽井沢ワークショップ論文集, 151-156 |
, 151-156 |
1994/04 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| T MORIE, H ONODERA, K TAMARU |
T MORIE, H ONODERA, K TAMARU |
T MORIE, H ONODERA, K TAMARU |
A METHOD FOR ANALOG CIRCUIT-DESIGN THAT STORES AND REUSES DESIGN PROCEDURES |
A METHOD FOR ANALOG CIRCUIT-DESIGN THAT STORES AND REUSES DESIGN PROCEDURES |
A METHOD FOR ANALOG CIRCUIT-DESIGN THAT STORES AND REUSES DESIGN PROCEDURES |
ELECTRONICS AND COMMUNICATIONS IN JAPAN PART III-FUNDAMENTAL ELECTRONIC SCIENCE, 77, 3, 87-96 |
ELECTRONICS AND COMMUNICATIONS IN JAPAN PART III-FUNDAMENTAL ELECTRONIC SCIENCE, 77, 3, 87-96 |
ELECTRONICS AND COMMUNICATIONS IN JAPAN PART III-FUNDAMENTAL ELECTRONIC SCIENCE, 77, 3, 87-96 |
1994/03 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| K OKADA, H ONODERA, K TAMARU |
K OKADA, H ONODERA, K TAMARU |
K OKADA, H ONODERA, K TAMARU |
COMPACTION WITH SHAPE OPTIMIZATION |
COMPACTION WITH SHAPE OPTIMIZATION |
COMPACTION WITH SHAPE OPTIMIZATION |
PROCEEDINGS OF THE IEEE 1994 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 545-548 |
PROCEEDINGS OF THE IEEE 1994 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 545-548 |
PROCEEDINGS OF THE IEEE 1994 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 545-548 |
1994 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 森江隆史, 小野寺秀俊, 田丸啓吉 |
森江隆史, 小野寺秀俊, 田丸啓吉 |
|
アナログ回路設計手順の保存・再利用化手法 |
アナログ回路設計手順の保存・再利用化手法 |
|
電子情報通信学会論文誌 A, 76, 10, 1457-1464 |
電子情報通信学会論文誌 A, 76, 10, 1457-1464 |
, 76, 10, 1457-1464 |
1993/10 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| 小林和淑, 竹村秀城, W. Jungsuwadee, 小野寺秀俊, 田丸啓吉 |
小林和淑, 竹村秀城, W. Jungsuwadee, 小野寺秀俊, 田丸啓吉 |
|
ビット並列ブロック並列方式による機能メモリ型並列プロセッサの設計 |
ビット並列ブロック並列方式による機能メモリ型並列プロセッサの設計 |
|
電子情報通信学会技術研究報告, SDM93-145, ICD93-139, 37-44 |
電子情報通信学会技術研究報告, SDM93-145, ICD93-139, 37-44 |
, SDM93-145, ICD93-139, 37-44 |
1993/10/01 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 岡田和久, 小野寺秀俊, 田丸啓吉 |
岡田和久, 小野寺秀俊, 田丸啓吉 |
|
レイアウト要素の形状自由度を考慮したコンパクション手法 |
レイアウト要素の形状自由度を考慮したコンパクション手法 |
|
情報処理学会 DAシンポジウム '93 論文集, 33-36 |
情報処理学会 DAシンポジウム '93 論文集, 33-36 |
, 33-36 |
1993/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| H ONODERA, K TAKESHITA, K TAMARU |
H ONODERA, K TAKESHITA, K TAMARU |
H ONODERA, K TAKESHITA, K TAMARU |
HARDWARE ARCHITECTURE FOR KOHONEN NETWORK |
HARDWARE ARCHITECTURE FOR KOHONEN NETWORK |
HARDWARE ARCHITECTURE FOR KOHONEN NETWORK |
IEICE TRANSACTIONS ON ELECTRONICS, E76C, 7, 1159-1167 |
IEICE TRANSACTIONS ON ELECTRONICS, E76C, 7, 1159-1167 |
IEICE TRANSACTIONS ON ELECTRONICS, E76C, 7, 1159-1167 |
1993/07 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| K KOBAYASHI, K TAMARU, H YASUURA, H ONODERA |
K KOBAYASHI, K TAMARU, H YASUURA, H ONODERA |
K KOBAYASHI, K TAMARU, H YASUURA, H ONODERA |
A BIT-PARALLEL BLOCK-PARALLEL FUNCTIONAL MEMORY TYPE PARALLEL PROCESSOR ARCHITECTURE |
A BIT-PARALLEL BLOCK-PARALLEL FUNCTIONAL MEMORY TYPE PARALLEL PROCESSOR ARCHITECTURE |
A BIT-PARALLEL BLOCK-PARALLEL FUNCTIONAL MEMORY TYPE PARALLEL PROCESSOR ARCHITECTURE |
IEICE TRANSACTIONS ON ELECTRONICS, E76C, 7, 1151-1158 |
IEICE TRANSACTIONS ON ELECTRONICS, E76C, 7, 1151-1158 |
IEICE TRANSACTIONS ON ELECTRONICS, E76C, 7, 1151-1158 |
1993/07 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Hidetoshi Onodera, Yo Taniguchi, Keikichi Tamaru |
Hidetoshi Onodera, Yo Taniguchi, Keikichi Tamaru |
Hidetoshi Onodera, Yo Taniguchi, Keikichi Tamaru |
Branch-and-bound placement for building block layout |
Branch-and-bound placement for building block layout |
Branch-and-bound placement for building block layout |
Electronics and Communications in Japan Part III: Fundamental Electronic Science, 76, 7, 15-26 |
Electronics and Communications in Japan Part III: Fundamental Electronic Science, 76, 7, 15-26 |
Electronics and Communications in Japan Part III: Fundamental Electronic Science, 76, 7, 15-26 |
1993/07 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 岡田和久, 小野寺秀俊, 田丸啓吉 |
岡田和久, 小野寺秀俊, 田丸啓吉 |
|
レイアウト要素の形状自由度を考慮したコンパクション手法 |
レイアウト要素の形状自由度を考慮したコンパクション手法 |
|
情報処理学会DAシンポジウム'92論文集, 33-36 |
情報処理学会DAシンポジウム'92論文集, 33-36 |
, 33-36 |
1993/04 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| T MORIE, H ONODERA, K TAMARU |
T MORIE, H ONODERA, K TAMARU |
T MORIE, H ONODERA, K TAMARU |
A SYSTEM FOR ANALOG CIRCUIT-DESIGN THAT STORES AND RE-USES DESIGN PROCEDURES |
A SYSTEM FOR ANALOG CIRCUIT-DESIGN THAT STORES AND RE-USES DESIGN PROCEDURES |
A SYSTEM FOR ANALOG CIRCUIT-DESIGN THAT STORES AND RE-USES DESIGN PROCEDURES |
PROCEEDINGS OF THE IEEE 1993 CUSTOM INTEGRATED CIRCUITS CONFERENCE, N4-& |
PROCEEDINGS OF THE IEEE 1993 CUSTOM INTEGRATED CIRCUITS CONFERENCE, N4-& |
PROCEEDINGS OF THE IEEE 1993 CUSTOM INTEGRATED CIRCUITS CONFERENCE, N4-& |
1993 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| VG MOSHNYAGA, H MORI, H ONODERA, K TAMARU |
VG MOSHNYAGA, H MORI, H ONODERA, K TAMARU |
VG MOSHNYAGA, H MORI, H ONODERA, K TAMARU |
LAYOUT-DRIVEN MODULE SELECTION FOR REGISTER-TRANSFER SYNTHESIS OF SUBMICRON ASICS |
LAYOUT-DRIVEN MODULE SELECTION FOR REGISTER-TRANSFER SYNTHESIS OF SUBMICRON ASICS |
LAYOUT-DRIVEN MODULE SELECTION FOR REGISTER-TRANSFER SYNTHESIS OF SUBMICRON ASICS |
1993 IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN - DIGEST OF TECHNICAL PAPERS, 100-103 |
1993 IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN - DIGEST OF TECHNICAL PAPERS, 100-103 |
1993 IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN - DIGEST OF TECHNICAL PAPERS, 100-103 |
1993 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 小野寺秀俊, 谷口陽, 田丸啓吉 |
小野寺秀俊, 谷口陽, 田丸啓吉 |
|
ビルディングブロックレイアウトのための分枝限定配置手法 |
ビルディングブロックレイアウトのための分枝限定配置手法 |
|
電子情報通信学会論文誌 A, 75, 9, 1487-1495 |
電子情報通信学会論文誌 A, 75, 9, 1487-1495 |
, 75, 9, 1487-1495 |
1992/09 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| H. Onodera, K. Tamaru |
H. Onodera, K. Tamaru |
H. Onodera, K. Tamaru |
Analog circuit placement - Branch-and-bound placement with shape optimization |
Analog circuit placement - Branch-and-bound placement with shape optimization |
Analog circuit placement - Branch-and-bound placement with shape optimization |
Proceedings of the Custom Integrated Circuits Conference, 11.5.1-11.5.6 |
Proceedings of the Custom Integrated Circuits Conference, 11.5.1-11.5.6 |
Proceedings of the Custom Integrated Circuits Conference, 11.5.1-11.5.6 |
1992/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 森江隆史, 小野寺秀俊, 田丸啓吉 |
森江隆史, 小野寺秀俊, 田丸啓吉 |
|
アナログ回路設計手順の保存と再利用化の手法 |
アナログ回路設計手順の保存と再利用化の手法 |
|
情報処理学会 DAシンポジウム '92 論文集, 129-132 |
情報処理学会 DAシンポジウム '92 論文集, 129-132 |
, 129-132 |
1992/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| AWAI, I, H ONODERA, Y CHOI, M NAKAJIMA, J IKENOUE |
AWAI, I, H ONODERA, Y CHOI, M NAKAJIMA, J IKENOUE |
AWAI, I, H ONODERA, Y CHOI, M NAKAJIMA, J IKENOUE |
IMPROVED METHOD OF LOSS MEASUREMENT FOR OPTICAL WAVE-GUIDES BY USE OF A RECTANGULAR GLASS PROBE |
IMPROVED METHOD OF LOSS MEASUREMENT FOR OPTICAL WAVE-GUIDES BY USE OF A RECTANGULAR GLASS PROBE |
IMPROVED METHOD OF LOSS MEASUREMENT FOR OPTICAL WAVE-GUIDES BY USE OF A RECTANGULAR GLASS PROBE |
APPLIED OPTICS, 31, 12, 2078-2084 |
APPLIED OPTICS, 31, 12, 2078-2084 |
APPLIED OPTICS, 31, 12, 2078-2084 |
1992/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 小野寺秀俊 |
小野寺秀俊 |
|
アナログ回路の合成と最適化 |
アナログ回路の合成と最適化 |
|
電子情報通信学会論文誌 A, 74, 2, 179-186 |
電子情報通信学会論文誌 A, 74, 2, 179-186 |
, 74, 2, 179-186 |
1991/02 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| 音羽克則, 安田岳雄, 小野寺秀俊, 田丸啓吉 |
音羽克則, 安田岳雄, 小野寺秀俊, 田丸啓吉 |
|
CMOSオペアンプ自動設計システムOACにおける自動回路設計手法-回路構造と素子概略値の決定- |
CMOSオペアンプ自動設計システムOACにおける自動回路設計手法-回路構造と素子概略値の決定- |
|
電子情報通信学会論文誌A, J74-A, 2, 277-286 |
電子情報通信学会論文誌A, J74-A, 2, 277-286 |
, J74-A, 2, 277-286 |
1991/02 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| H ONODERA, Y TANIGUCHI, K TAMARU |
H ONODERA, Y TANIGUCHI, K TAMARU |
H ONODERA, Y TANIGUCHI, K TAMARU |
BRANCH-AND-BOUND PLACEMENT FOR BUILDING BLOCK LAYOUT |
BRANCH-AND-BOUND PLACEMENT FOR BUILDING BLOCK LAYOUT |
BRANCH-AND-BOUND PLACEMENT FOR BUILDING BLOCK LAYOUT |
28TH ACM/IEEE DESIGN AUTOMATION CONFERENCE, 433-439 |
28TH ACM/IEEE DESIGN AUTOMATION CONFERENCE, 433-439 |
28TH ACM/IEEE DESIGN AUTOMATION CONFERENCE, 433-439 |
1991 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| H. Onodera, Y. Taniguchi, K. Tamaru |
H. Onodera, Y. Taniguchi, K. Tamaru |
H. Onodera, Y. Taniguchi, K. Tamaru |
Branch-and-Bound Placement for Building Block Layout |
Branch-and-Bound Placement for Building Block Layout |
Branch-and-Bound Placement for Building Block Layout |
International Workshop on Layout Synthesis |
International Workshop on Layout Synthesis |
International Workshop on Layout Synthesis |
1990/07 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| H ONODERA, H KANBARA, K TAMARU |
H ONODERA, H KANBARA, K TAMARU |
H ONODERA, H KANBARA, K TAMARU |
OPERATIONAL-AMPLIFIER COMPILATION WITH PERFORMANCE OPTIMIZATION |
OPERATIONAL-AMPLIFIER COMPILATION WITH PERFORMANCE OPTIMIZATION |
OPERATIONAL-AMPLIFIER COMPILATION WITH PERFORMANCE OPTIMIZATION |
IEEE JOURNAL OF SOLID-STATE CIRCUITS, 25, 2, 466-473 |
IEEE JOURNAL OF SOLID-STATE CIRCUITS, 25, 2, 466-473 |
IEEE JOURNAL OF SOLID-STATE CIRCUITS, 25, 2, 466-473 |
1990/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Mamoru Sakamoto, Hidetoshi Onodera, Keikichi Tamaru |
Mamoru Sakamoto, Hidetoshi Onodera, Keikichi Tamaru |
Mamoru Sakamoto, Hidetoshi Onodera, Keikichi Tamaru |
Shiftcompaction. Quasi-two-dimensional compaction method for symbolic layout |
Shiftcompaction. Quasi-two-dimensional compaction method for symbolic layout |
Shiftcompaction. Quasi-two-dimensional compaction method for symbolic layout |
Electronics and Communications in Japan, Part III: Fundamental Electronic Science (English translation of Denshi Tsushin Gakkai Ronbunshi), 73, 8, 40-51 |
Electronics and Communications in Japan, Part III: Fundamental Electronic Science (English translation of Denshi Tsushin Gakkai Ronbunshi), 73, 8, 40-51 |
Electronics and Communications in Japan, Part III: Fundamental Electronic Science (English translation of Denshi Tsushin Gakkai Ronbunshi), 73, 8, 40-51 |
1990 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 小野寺秀俊, 神原弘之, 田丸啓吉 |
小野寺秀俊, 神原弘之, 田丸啓吉 |
|
ＯＡＣ：ＣＭＯＳオペアンプ自動設計システム システム概要と評価 |
ＯＡＣ：ＣＭＯＳオペアンプ自動設計システム システム概要と評価 |
|
電子情報通信学会論文誌 A, 73, 1, 67-76 |
電子情報通信学会論文誌 A, 73, 1, 67-76 |
, 73, 1, 67-76 |
1990/01 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| H ONODERA, K TAKESHITA, K TAMARU |
H ONODERA, K TAKESHITA, K TAMARU |
H ONODERA, K TAKESHITA, K TAMARU |
HARDWARE ARCHITECTURE FOR KOHONEN NETWORK |
HARDWARE ARCHITECTURE FOR KOHONEN NETWORK |
HARDWARE ARCHITECTURE FOR KOHONEN NETWORK |
1990 IEEE INTERNATIONAL SYMP ON CIRCUITS AND SYSTEMS, VOLS 1-4, 2, 1073-1077 |
1990 IEEE INTERNATIONAL SYMP ON CIRCUITS AND SYSTEMS, VOLS 1-4, 2, 1073-1077 |
1990 IEEE INTERNATIONAL SYMP ON CIRCUITS AND SYSTEMS, VOLS 1-4, 2, 1073-1077 |
1990 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Ryosuke Okuda, Keikichi Tamaru, Hidetoshi Onodera |
Ryosuke Okuda, Keikichi Tamaru, Hidetoshi Onodera |
Ryosuke Okuda, Keikichi Tamaru, Hidetoshi Onodera |
Layout design methodology using data description with correspondence between circuit and layout |
Layout design methodology using data description with correspondence between circuit and layout |
Layout design methodology using data description with correspondence between circuit and layout |
Electronics and Communications in Japan, Part III: Fundamental Electronic Science (English translation of Denshi Tsushin Gakkai Ronbunshi), 72, 12, 55-62 |
Electronics and Communications in Japan, Part III: Fundamental Electronic Science (English translation of Denshi Tsushin Gakkai Ronbunshi), 72, 12, 55-62 |
Electronics and Communications in Japan, Part III: Fundamental Electronic Science (English translation of Denshi Tsushin Gakkai Ronbunshi), 72, 12, 55-62 |
1989/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Hidetoshi Onodera, Keikichi Tamaru |
Hidetoshi Onodera, Keikichi Tamaru |
Hidetoshi Onodera, Keikichi Tamaru |
Block placement procedure using a force model |
Block placement procedure using a force model |
Block placement procedure using a force model |
Electronics and Communications in Japan, Part III: Fundamental Electronic Science (English translation of Denshi Tsushin Gakkai Ronbunshi), 72, 11, 87-96 |
Electronics and Communications in Japan, Part III: Fundamental Electronic Science (English translation of Denshi Tsushin Gakkai Ronbunshi), 72, 11, 87-96 |
Electronics and Communications in Japan, Part III: Fundamental Electronic Science (English translation of Denshi Tsushin Gakkai Ronbunshi), 72, 11, 87-96 |
1989/11 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 坂本守, 小野寺秀俊, 田丸啓吉 |
坂本守, 小野寺秀俊, 田丸啓吉 |
|
シフトコンパクション シンボリックレイアウトの擬２次元的コンパクション手法 |
シフトコンパクション シンボリックレイアウトの擬２次元的コンパクション手法 |
|
電子情報通信学会論文誌 A, 72, 8, 1277-1286 |
電子情報通信学会論文誌 A, 72, 8, 1277-1286 |
, 72, 8, 1277-1286 |
1989/08 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| 奥田亮輔, 小野寺秀俊, 田丸啓吉 |
奥田亮輔, 小野寺秀俊, 田丸啓吉 |
|
ＨＩＬＤＳ プロセス変更に耐える階層的シンボリックレイアウトシステム |
ＨＩＬＤＳ プロセス変更に耐える階層的シンボリックレイアウトシステム |
|
電子情報通信学会論文誌 A, 72, 3, 561-569 |
電子情報通信学会論文誌 A, 72, 3, 561-569 |
, 72, 3, 561-569 |
1989/03 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| 小野寺秀俊, 田丸啓吉 |
小野寺秀俊, 田丸啓吉 |
|
力学モデルに基づくブロック配置手法 |
力学モデルに基づくブロック配置手法 |
|
電子情報通信学会論文誌 A, 72, 1, 105-113 |
電子情報通信学会論文誌 A, 72, 1, 105-113 |
, 72, 1, 105-113 |
1989/01 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| H ONODERA, H KANBARA, K TAMARU |
H ONODERA, H KANBARA, K TAMARU |
H ONODERA, H KANBARA, K TAMARU |
OPERATIONAL-AMPLIFIER COMPILATION WITH PERFORMANCE OPTIMIZATION |
OPERATIONAL-AMPLIFIER COMPILATION WITH PERFORMANCE OPTIMIZATION |
OPERATIONAL-AMPLIFIER COMPILATION WITH PERFORMANCE OPTIMIZATION |
PROCEEDINGS OF THE IEEE 1989 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 487-492 |
PROCEEDINGS OF THE IEEE 1989 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 487-492 |
PROCEEDINGS OF THE IEEE 1989 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 487-492 |
1989 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| H ONODERA, M SAKAMOTO, T KURIHARA, K TAMARU |
H ONODERA, M SAKAMOTO, T KURIHARA, K TAMARU |
H ONODERA, M SAKAMOTO, T KURIHARA, K TAMARU |
STEP BY STEP PLACEMENT STRATEGIES FOR BUILDING BLOCK LAYOUT |
STEP BY STEP PLACEMENT STRATEGIES FOR BUILDING BLOCK LAYOUT |
STEP BY STEP PLACEMENT STRATEGIES FOR BUILDING BLOCK LAYOUT |
1989 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-3, 2, 921-926 |
1989 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-3, 2, 921-926 |
1989 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-3, 2, 921-926 |
1989 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| R OKUDA, T SATO, H ONODERA, K TAMARU |
R OKUDA, T SATO, H ONODERA, K TAMARU |
R OKUDA, T SATO, H ONODERA, K TAMARU |
AN EFFICIENT ALGORITHM FOR LAYOUT COMPACTION PROBLEM WITH SYMMETRY CONSTRAINTS |
AN EFFICIENT ALGORITHM FOR LAYOUT COMPACTION PROBLEM WITH SYMMETRY CONSTRAINTS |
AN EFFICIENT ALGORITHM FOR LAYOUT COMPACTION PROBLEM WITH SYMMETRY CONSTRAINTS |
1989 IEEE INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN, 148-151 |
1989 IEEE INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN, 148-151 |
1989 IEEE INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN, 148-151 |
1989 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 奥田亮輔, 小野寺秀俊, 田丸啓吉 |
奥田亮輔, 小野寺秀俊, 田丸啓吉 |
|
回路とレイアウトを対応づけたデータ表現とそれを用いたレイアウト設計手法 |
回路とレイアウトを対応づけたデータ表現とそれを用いたレイアウト設計手法 |
|
電子情報通信学会論文誌 A, 71, 12, 2156-2162 |
電子情報通信学会論文誌 A, 71, 12, 2156-2162 |
, 71, 12, 2156-2162 |
1988/12 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| ONODERA H, KANBARA H, TAMARU K |
ONODERA H, KANBARA H, TAMARU K |
ONODERA H, KANBARA H, TAMARU K |
Module generation of a CMOS op amp using a non-linear optimization method. |
Module generation of a CMOS op amp using a non-linear optimization method. |
Module generation of a CMOS op amp using a non-linear optimization method. |
Trans Inst Electron Inf Commun Eng E, 71, 10, 947-949 |
Trans Inst Electron Inf Commun Eng E, 71, 10, 947-949 |
Trans Inst Electron Inf Commun Eng E, 71, 10, 947-949 |
1988/10 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| H ONODERA, T TATEISHI, K TAMARU |
H ONODERA, T TATEISHI, K TAMARU |
H ONODERA, T TATEISHI, K TAMARU |
A CYCLIC A/D CONVERTER THAT DOES NOT REQUIRE RATIO-MATCHED COMPONENTS |
A CYCLIC A/D CONVERTER THAT DOES NOT REQUIRE RATIO-MATCHED COMPONENTS |
A CYCLIC A/D CONVERTER THAT DOES NOT REQUIRE RATIO-MATCHED COMPONENTS |
IEEE JOURNAL OF SOLID-STATE CIRCUITS, 23, 1, 152-158 |
IEEE JOURNAL OF SOLID-STATE CIRCUITS, 23, 1, 152-158 |
IEEE JOURNAL OF SOLID-STATE CIRCUITS, 23, 1, 152-158 |
1988/02 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Hidetoshi Onodera, Tetsuo Tateishi, Keikichi Tamaru |
Hidetoshi Onodera, Tetsuo Tateishi, Keikichi Tamaru |
Hidetoshi Onodera, Tetsuo Tateishi, Keikichi Tamaru |
CYCLIC SWITCHED CAPACITOR A-D, D-A CONVERTER. |
CYCLIC SWITCHED CAPACITOR A-D, D-A CONVERTER. |
CYCLIC SWITCHED CAPACITOR A-D, D-A CONVERTER. |
Electronics and Communications in Japan, Part II: Electronics (English translation of Denshi Tsushin Gakkai Ronbunshi), 70, 9, 56-65 |
Electronics and Communications in Japan, Part II: Electronics (English translation of Denshi Tsushin Gakkai Ronbunshi), 70, 9, 56-65 |
Electronics and Communications in Japan, Part II: Electronics (English translation of Denshi Tsushin Gakkai Ronbunshi), 70, 9, 56-65 |
1987/09 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| H. Onodera, T. Tateishi, K. Tamaru |
H. Onodera, T. Tateishi, K. Tamaru |
H. Onodera, T. Tateishi, K. Tamaru |
CYCLIC A/D CONVERTER THAT DOES NOT REQUIRE RATIO-MATCHED COMPONENTS. |
CYCLIC A/D CONVERTER THAT DOES NOT REQUIRE RATIO-MATCHED COMPONENTS. |
CYCLIC A/D CONVERTER THAT DOES NOT REQUIRE RATIO-MATCHED COMPONENTS. |
Digest of Technical Papers - Symposium on VLSI Technology, 117-118 |
Digest of Technical Papers - Symposium on VLSI Technology, 117-118 |
Digest of Technical Papers - Symposium on VLSI Technology, 117-118 |
1987/06 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Keikichi Tamaru, Hidetoshi Onodera |
Keikichi Tamaru, Hidetoshi Onodera |
Keikichi Tamaru, Hidetoshi Onodera |
SYSTEM DESIGN OF A SPECIAL-PURPOSE COMPUTER FOR LSI DESIGN RULE CHECKING. |
SYSTEM DESIGN OF A SPECIAL-PURPOSE COMPUTER FOR LSI DESIGN RULE CHECKING. |
SYSTEM DESIGN OF A SPECIAL-PURPOSE COMPUTER FOR LSI DESIGN RULE CHECKING. |
Systems and Computers in Japan, 18, 2, 43-54 |
Systems and Computers in Japan, 18, 2, 43-54 |
Systems and Computers in Japan, 18, 2, 43-54 |
1987/02 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 小野寺秀俊, 立石哲夫, 田丸啓吉 |
小野寺秀俊, 立石哲夫, 田丸啓吉 |
|
循環型スイッチトキャパシタA-D,D-A変換器 |
循環型スイッチトキャパシタA-D,D-A変換器 |
|
電子通信学会論文誌C, 69, 10, 1359-1366 |
電子通信学会論文誌C, 69, 10, 1359-1366 |
, 69, 10, 1359-1366 |
1986/10 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| H ONODERA, M NAKAJIMA |
H ONODERA, M NAKAJIMA |
H ONODERA, M NAKAJIMA |
HIGH-EFFICIENCY LIGHT-MODULATOR USING GUIDED-TO-RADIATION MODE-COUPLING IN A GRADED-INDEX WAVE-GUIDE |
HIGH-EFFICIENCY LIGHT-MODULATOR USING GUIDED-TO-RADIATION MODE-COUPLING IN A GRADED-INDEX WAVE-GUIDE |
HIGH-EFFICIENCY LIGHT-MODULATOR USING GUIDED-TO-RADIATION MODE-COUPLING IN A GRADED-INDEX WAVE-GUIDE |
APPLIED OPTICS, 25, 13, 2175-2183 |
APPLIED OPTICS, 25, 13, 2175-2183 |
APPLIED OPTICS, 25, 13, 2175-2183 |
1986/07 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Hidetoshi Onodera, Keikichi Tamaru |
Hidetoshi Onodera, Keikichi Tamaru |
Hidetoshi Onodera, Keikichi Tamaru |
CYCLIC ANALOG-TO-DIGITAL CONVERTER USING SWITCHED CAPACITOR INTEGRATOR. |
CYCLIC ANALOG-TO-DIGITAL CONVERTER USING SWITCHED CAPACITOR INTEGRATOR. |
CYCLIC ANALOG-TO-DIGITAL CONVERTER USING SWITCHED CAPACITOR INTEGRATOR. |
Proceedings - IEEE International Symposium on Circuits and Systems, 333-336 |
Proceedings - IEEE International Symposium on Circuits and Systems, 333-336 |
Proceedings - IEEE International Symposium on Circuits and Systems, 333-336 |
1985/05 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| H. Onodera, M. Nakajima |
H. Onodera, M. Nakajima |
H. Onodera, M. Nakajima |
High-Efficiency Light Modulator Using Guided-to-Radiation Mode Coupling (共著) |
High-Efficiency Light Modulator Using Guided-to-Radiation Mode Coupling (共著) |
High-Efficiency Light Modulator Using Guided-to-Radiation Mode Coupling (共著) |
Sino-Japanese Joint Meeting on Optical Fiber Science and Electromagnetic Theory,/,183-188 |
Sino-Japanese Joint Meeting on Optical Fiber Science and Electromagnetic Theory,/,183-188 |
Sino-Japanese Joint Meeting on Optical Fiber Science and Electromagnetic Theory,/,183-188 |
1985/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Hidetoshi Onodera, Masahiro Okuda, Ikuo Awai, Masamitsu Nakajima, Jun-ichi Ikenoue |
Hidetoshi Onodera, Masahiro Okuda, Ikuo Awai, Masamitsu Nakajima, Jun-ichi Ikenoue |
Hidetoshi Onodera, Masahiro Okuda, Ikuo Awai, Masamitsu Nakajima, Jun-ichi Ikenoue |
Nb-DIFFUSED LiTaO//3 WAVEGUIDES AND LIGHT MODULATORS BY USE OF GUIDED-TO-RADIATION MODE COUPLING. |
Nb-DIFFUSED LiTaO//3 WAVEGUIDES AND LIGHT MODULATORS BY USE OF GUIDED-TO-RADIATION MODE COUPLING. |
Nb-DIFFUSED LiTaO//3 WAVEGUIDES AND LIGHT MODULATORS BY USE OF GUIDED-TO-RADIATION MODE COUPLING. |
Electronics & communications in Japan, 67, 4, 110-118 |
Electronics & communications in Japan, 67, 4, 110-118 |
Electronics & communications in Japan, 67, 4, 110-118 |
1984/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| Ikuo Awai, Hidetoshi Onodera, Masamtisu Nakajima, Jun-ichi Ikenoue |
Ikuo Awai, Hidetoshi Onodera, Masamtisu Nakajima, Jun-ichi Ikenoue |
Ikuo Awai, Hidetoshi Onodera, Masamtisu Nakajima, Jun-ichi Ikenoue |
METHOD OF MEASURING LOSS FOR OPTICAL WAVEGUIDES BY USE OF A RECTANGULAR GLASS PROBE. |
METHOD OF MEASURING LOSS FOR OPTICAL WAVEGUIDES BY USE OF A RECTANGULAR GLASS PROBE. |
METHOD OF MEASURING LOSS FOR OPTICAL WAVEGUIDES BY USE OF A RECTANGULAR GLASS PROBE. |
Memoirs of the Faculty of Engineering, Kyoto University, 46, pt 4, 24-41 |
Memoirs of the Faculty of Engineering, Kyoto University, 46, pt 4, 24-41 |
Memoirs of the Faculty of Engineering, Kyoto University, 46, pt 4, 24-41 |
1984/04 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| H ONODERA, AWAI, I, M NAKAJIMA, J IKENOUE |
H ONODERA, AWAI, I, M NAKAJIMA, J IKENOUE |
H ONODERA, AWAI, I, M NAKAJIMA, J IKENOUE |
LIGHT-INTENSITY MODULATION BASED ON GUIDED-TO-RADIATION MODE-COUPLING IN HETEROSTRUCTURE WAVEGUIDES |
LIGHT-INTENSITY MODULATION BASED ON GUIDED-TO-RADIATION MODE-COUPLING IN HETEROSTRUCTURE WAVEGUIDES |
LIGHT-INTENSITY MODULATION BASED ON GUIDED-TO-RADIATION MODE-COUPLING IN HETEROSTRUCTURE WAVEGUIDES |
APPLIED OPTICS, 23, 1, 118-123 |
APPLIED OPTICS, 23, 1, 118-123 |
APPLIED OPTICS, 23, 1, 118-123 |
1984 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| 小野寺秀俊, 粟井郁男, 中島将光, 池上淳一 |
小野寺秀俊, 粟井郁男, 中島将光, 池上淳一 |
|
Nb<sub>2</sub>O<sub>5</sub>薄膜-LiTaO<sub>3</sub>基板導波路における導波-放射モード結合光変調器の実験 |
Nb<sub>2</sub>O<sub>5</sub>薄膜-LiTaO<sub>3</sub>基板導波路における導波-放射モード結合光変調器の実験 |
|
電子通信学会論文誌, J64-C, 1, 170-171 |
電子通信学会論文誌, J64-C, 1, 170-171 |
, J64-C, 1, 170-171 |
1984/01 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| H ONODERA, AWAI, I, J IKENOUE |
H ONODERA, AWAI, I, J IKENOUE |
H ONODERA, AWAI, I, J IKENOUE |
REFRACTIVE-INDEX MEASUREMENT OF BULK MATERIALS - PRISM COUPLING METHOD |
REFRACTIVE-INDEX MEASUREMENT OF BULK MATERIALS - PRISM COUPLING METHOD |
REFRACTIVE-INDEX MEASUREMENT OF BULK MATERIALS - PRISM COUPLING METHOD |
APPLIED OPTICS, 22, 8, 1194-1197 |
APPLIED OPTICS, 22, 8, 1194-1197 |
APPLIED OPTICS, 22, 8, 1194-1197 |
1983 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| N SHIBANUMA, H ONODERA, AWAI, I, M NAKAJIMA, J IKENOUE |
N SHIBANUMA, H ONODERA, AWAI, I, M NAKAJIMA, J IKENOUE |
N SHIBANUMA, H ONODERA, AWAI, I, M NAKAJIMA, J IKENOUE |
ANALYSIS OF GRADED-INDEX FIBERS BY MEANS OF THE TRANSVERSE RESONANCE METHOD |
ANALYSIS OF GRADED-INDEX FIBERS BY MEANS OF THE TRANSVERSE RESONANCE METHOD |
ANALYSIS OF GRADED-INDEX FIBERS BY MEANS OF THE TRANSVERSE RESONANCE METHOD |
JOURNAL OF THE OPTICAL SOCIETY OF AMERICA, 72, 11, 1502-1505 |
JOURNAL OF THE OPTICAL SOCIETY OF AMERICA, 72, 11, 1502-1505 |
JOURNAL OF THE OPTICAL SOCIETY OF AMERICA, 72, 11, 1502-1505 |
1982 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| M NAKAJIMA, H ONODERA, JI IKENOUE |
M NAKAJIMA, H ONODERA, JI IKENOUE |
M NAKAJIMA, H ONODERA, JI IKENOUE |
COUPLED MULTIMODE ANALYSIS OF ANISOTROPIC HETEROSTRUCTURE WAVEGUIDES AND ITS APPLICATION TO A LIGHT-MODULATOR |
COUPLED MULTIMODE ANALYSIS OF ANISOTROPIC HETEROSTRUCTURE WAVEGUIDES AND ITS APPLICATION TO A LIGHT-MODULATOR |
COUPLED MULTIMODE ANALYSIS OF ANISOTROPIC HETEROSTRUCTURE WAVEGUIDES AND ITS APPLICATION TO A LIGHT-MODULATOR |
RADIO SCIENCE, 17, 1, 117-124 |
RADIO SCIENCE, 17, 1, 117-124 |
RADIO SCIENCE, 17, 1, 117-124 |
1982 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| H. Onodera, I. Awai, M. Nakajima, J. Ikenoue |
H. Onodera, I. Awai, M. Nakajima, J. Ikenoue |
H. Onodera, I. Awai, M. Nakajima, J. Ikenoue |
EXPERIMENT ON LIGHT INTENSITY MODULATION BASED ON GUIDED-TO-RADIATION MODE COUPLING IN HETERO-STRUCTURE THIN FILM WAVEGUIDE. |
EXPERIMENT ON LIGHT INTENSITY MODULATION BASED ON GUIDED-TO-RADIATION MODE COUPLING IN HETERO-STRUCTURE THIN FILM WAVEGUIDE. |
EXPERIMENT ON LIGHT INTENSITY MODULATION BASED ON GUIDED-TO-RADIATION MODE COUPLING IN HETERO-STRUCTURE THIN FILM WAVEGUIDE. |
IEEE MTT-S International Microwave Symposium Digest, 525-527 |
IEEE MTT-S International Microwave Symposium Digest, 525-527 |
IEEE MTT-S International Microwave Symposium Digest, 525-527 |
1981/05 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| 小野寺秀俊, 中島将光, 粟井郁男, 池上淳一 |
小野寺秀俊, 中島将光, 粟井郁男, 池上淳一 |
|
高変調度導波-放射モード結合型光変調器の解析(共著) |
高変調度導波-放射モード結合型光変調器の解析(共著) |
|
電子通信学会論文誌C, J64-C, 4, 288-295 |
電子通信学会論文誌C, J64-C, 4, 288-295 |
, J64-C, 4, 288-295 |
1981/04 |
有 |
日本語 |
研究論文(学術雑誌) |
公開 |
| M NAKAJIMA, H ONODERA, AWAI, I, J IKENOUE |
M NAKAJIMA, H ONODERA, AWAI, I, J IKENOUE |
M NAKAJIMA, H ONODERA, AWAI, I, J IKENOUE |
HIGH-EFFICIENCY LIGHT-MODULATOR USING GUIDED-TO-RADIATION MODE-COUPLING - A PROPOSAL |
HIGH-EFFICIENCY LIGHT-MODULATOR USING GUIDED-TO-RADIATION MODE-COUPLING - A PROPOSAL |
HIGH-EFFICIENCY LIGHT-MODULATOR USING GUIDED-TO-RADIATION MODE-COUPLING - A PROPOSAL |
APPLIED OPTICS, 20, 14, 2439-2443 |
APPLIED OPTICS, 20, 14, 2439-2443 |
APPLIED OPTICS, 20, 14, 2439-2443 |
1981 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
| ONODERA H, AWAI I, NAKAJIMA M, IKENOUE J |
ONODERA H, AWAI I, NAKAJIMA M, IKENOUE J |
ONODERA H, AWAI I, NAKAJIMA M, IKENOUE J |
Guided-to-radiation mode conversion in hetero-structure planar waveguides and its application to a light modulator. |
Guided-to-radiation mode conversion in hetero-structure planar waveguides and its application to a light modulator. |
Guided-to-radiation mode conversion in hetero-structure planar waveguides and its application to a light modulator. |
IEEE MTT-S Int Microw Symp Dig, 1980, 311-313 |
IEEE MTT-S Int Microw Symp Dig, 1980, 311-313 |
IEEE MTT-S Int Microw Symp Dig, 1980, 311-313 |
1980/05 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
| Shengyu Liu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Shengyu Liu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Shengyu Liu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A Software Implementation of Minimum Energy Point Tracking Algorithm for Microprocessors |
A Software Implementation of Minimum Energy Point Tracking Algorithm for Microprocessors |
A Software Implementation of Minimum Energy Point Tracking Algorithm for Microprocessors |
DA Symposium 2018, 166-171 |
DA Symposium 2018, 166-171 |
DA Symposium 2018, 166-171 |
|
|
英語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
| 塩見凖, 石原亨, 小野寺秀俊 |
塩見凖, 石原亨, 小野寺秀俊 |
|
複数電源ドメインの実行時電圧制御によるCMOS LSIの消費エネルギー最小化 |
複数電源ドメインの実行時電圧制御によるCMOS LSIの消費エネルギー最小化 |
|
DAシンポジウム2018, 160-165 |
DAシンポジウム2018, 160-165 |
, 160-165 |
|
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
HOME
教育研究活動データベースについて
利用方法について
