Kentaro Nagai, Jun Shiomi, Hidetoshi Onodera |
Kentaro Nagai, Jun Shiomi, Hidetoshi Onodera |
Kentaro Nagai, Jun Shiomi, Hidetoshi Onodera |
A DLL-based Body Bias Generator for Minimum Energy Operation with Independent P-well and N-well Bias |
A DLL-based Body Bias Generator for Minimum Energy Operation with Independent P-well and N-well Bias |
A DLL-based Body Bias Generator for Minimum Energy Operation with Independent P-well and N-well Bias |
IEEE Asia Pacific Conference on Circuits and Systems (APCCAS), 31-34 |
IEEE Asia Pacific Conference on Circuits and Systems (APCCAS), 31-34 |
IEEE Asia Pacific Conference on Circuits and Systems (APCCAS), 31-34 |
2020/12 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
An Optical Accelerator for Deep Neural Network Based on Integrated Nanophotonics |
An Optical Accelerator for Deep Neural Network Based on Integrated Nanophotonics |
An Optical Accelerator for Deep Neural Network Based on Integrated Nanophotonics |
IEEE International Conference on Rebooting Computing (ICRC), 95-101 |
IEEE International Conference on Rebooting Computing (ICRC), 95-101 |
IEEE International Conference on Rebooting Computing (ICRC), 95-101 |
2020/12 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
Hongjie Xu, Jun Shiomi, Hidetoshi Onodera |
Hongjie Xu, Jun Shiomi, Hidetoshi Onodera |
Hongjie Xu, Jun Shiomi, Hidetoshi Onodera |
MOSDA: On-chip Memory Optimized Sparse Deep Neural Network Accelerator with Efficient Index Matching |
MOSDA: On-chip Memory Optimized Sparse Deep Neural Network Accelerator with Efficient Index Matching |
MOSDA: On-chip Memory Optimized Sparse Deep Neural Network Accelerator with Efficient Index Matching |
IEEE Open Journal of Circuits and Systems, 1-1 |
IEEE Open Journal of Circuits and Systems, 1-1 |
IEEE Open Journal of Circuits and Systems, 1-1 |
2020/11 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
園田翔也, 塩見準, 小野寺秀俊 |
園田翔也, 塩見準, 小野寺秀俊 |
|
幅広い動作性能領域で最小エネルギー動作を実現する電源電圧としきい値電圧の動的決定手法 |
幅広い動作性能領域で最小エネルギー動作を実現する電源電圧としきい値電圧の動的決定手法 |
|
DAシンポジウム2020, 52-58 |
DAシンポジウム2020, 52-58 |
, 52-58 |
2020/09/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
徐宏傑, 塩見準, 小野寺秀俊 |
徐宏傑, 塩見準, 小野寺秀俊 |
|
部分積の効率的な累算によりメモリ容量を削減した畳み込み演算アクセラレータ |
部分積の効率的な累算によりメモリ容量を削減した畳み込み演算アクセラレータ |
|
DAシンポジウム2020, 28-35 |
DAシンポジウム2020, 28-35 |
, 28-35 |
2020/09/07 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
塩見準, 木次修也, 董博語, 小野寺秀俊, 新家昭彦, 納富雅也 |
塩見準, 木次修也, 董博語, 小野寺秀俊, 新家昭彦, 納富雅也 |
|
集積ナノフォトニクスに基づく耐タンパ光論理回路 |
集積ナノフォトニクスに基づく耐タンパ光論理回路 |
|
DAシンポジウム2020, 2-7 |
DAシンポジウム2020, 2-7 |
, 2-7 |
2020/09/07 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
Shoya Sonoda, Jun Shiomi, Hidetoshi Onodera |
Shoya Sonoda, Jun Shiomi, Hidetoshi Onodera |
Shoya Sonoda, Jun Shiomi, Hidetoshi Onodera |
Dynamic Supply and Threshold Voltage Scaling Towards Runtime Energy Optimization over a Wide Operating Performance Region |
Dynamic Supply and Threshold Voltage Scaling Towards Runtime Energy Optimization over a Wide Operating Performance Region |
Dynamic Supply and Threshold Voltage Scaling Towards Runtime Energy Optimization over a Wide Operating Performance Region |
IEEE International System-on-Chip Conference (SOCC), TBD |
IEEE International System-on-Chip Conference (SOCC), TBD |
IEEE International System-on-Chip Conference (SOCC), TBD |
2020/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
Hongjie Xu, Jun Shiomi, Hidetoshi Onodera |
Hongjie Xu, Jun Shiomi, Hidetoshi Onodera |
Hongjie Xu, Jun Shiomi, Hidetoshi Onodera |
On-chip Memory Optimized CNN Accelerator with Efficient Partial-sum Accumulation |
On-chip Memory Optimized CNN Accelerator with Efficient Partial-sum Accumulation |
On-chip Memory Optimized CNN Accelerator with Efficient Partial-sum Accumulation |
ACM Great Lakes Symposium on VLSI (GLSVLSI), 21-26 |
ACM Great Lakes Symposium on VLSI (GLSVLSI), 21-26 |
ACM Great Lakes Symposium on VLSI (GLSVLSI), 21-26 |
2020/09 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
服部直樹, 増田豊, 石原亨, 塩見準, 新家昭彦, 納富雅也 |
服部直樹, 増田豊, 石原亨, 塩見準, 新家昭彦, 納富雅也 |
|
集積ナノフォトニクスに基づく光ニューラルネットワークを対象とした回路アーキテクチャ探索 |
集積ナノフォトニクスに基づく光ニューラルネットワークを対象とした回路アーキテクチャ探索 |
|
第33回 回路とシステムワークショップ, 10-15 |
第33回 回路とシステムワークショップ, 10-15 |
, 10-15 |
2020/08 |
有 |
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
Khyati Kiyawat, Yutaka Masuda, Jun Shiomi, Tohru Ishihara |
Khyati Kiyawat, Yutaka Masuda, Jun Shiomi, Tohru Ishihara |
Khyati Kiyawat, Yutaka Masuda, Jun Shiomi, Tohru Ishihara |
Real-time Minimum Energy Point Tracking Using a Predetermined Optimal Voltage Setting Strategy |
Real-time Minimum Energy Point Tracking Using a Predetermined Optimal Voltage Setting Strategy |
Real-time Minimum Energy Point Tracking Using a Predetermined Optimal Voltage Setting Strategy |
IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 415-421 |
IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 415-421 |
IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 415-421 |
2020/07 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
A Synthesis Method for Power-Efficient Integrated Optical Logic Circuits Towards Light Speed Processing |
A Synthesis Method for Power-Efficient Integrated Optical Logic Circuits Towards Light Speed Processing |
A Synthesis Method for Power-Efficient Integrated Optical Logic Circuits Towards Light Speed Processing |
IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 488-493 |
IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 488-493 |
IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 488-493 |
2020/07 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
服部直樹, 増田豊, 石原亨, 塩見準, 新家昭彦, 納富雅也 |
服部直樹, 増田豊, 石原亨, 塩見準, 新家昭彦, 納富雅也 |
|
ニューラルネットワークの集積ナノフォトニクス実装に適した回路構造探索 |
ニューラルネットワークの集積ナノフォトニクス実装に適した回路構造探索 |
|
信学技報, 119, 443, 251-256 |
信学技報, 119, 443, 251-256 |
, 119, 443, 251-256 |
2020/03 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Methods for Reducing Power and Area of BDD-Based Optical Logic Circuits |
Methods for Reducing Power and Area of BDD-Based Optical Logic Circuits |
Methods for Reducing Power and Area of BDD-Based Optical Logic Circuits |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1751-1759 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1751-1759 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1751-1759 |
2019/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
On-Chip Cache Architecture Exploiting Hybrid Memory Structures for Near-Threshold Computing |
On-Chip Cache Architecture Exploiting Hybrid Memory Structures for Near-Threshold Computing |
On-Chip Cache Architecture Exploiting Hybrid Memory Structures for Near-Threshold Computing |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1741-1750 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1741-1750 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1741-1750 |
2019/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
Tohru Ishihara, Jun Shiomi, Naoki Hattori, Yutaka Masuda, Akihiko Shinya, Masaya Notomi |
Tohru Ishihara, Jun Shiomi, Naoki Hattori, Yutaka Masuda, Akihiko Shinya, Masaya Notomi |
Tohru Ishihara, Jun Shiomi, Naoki Hattori, Yutaka Masuda, Akihiko Shinya, Masaya Notomi |
An Optical Neural Network Architecture based on Highly Parallelized WDM-Multiplier-Accumulator |
An Optical Neural Network Architecture based on Highly Parallelized WDM-Multiplier-Accumulator |
An Optical Neural Network Architecture based on Highly Parallelized WDM-Multiplier-Accumulator |
Photonics-Optics Technology Oriented Networking, Information, and Computing Systems (PHOTONICS) at The International Conference for High Performance Computing, Networking, Storage, and Analysis (SC19) |
Photonics-Optics Technology Oriented Networking, Information, and Computing Systems (PHOTONICS) at The International Conference for High Performance Computing, Networking, Storage, and Analysis (SC19) |
Photonics-Optics Technology Oriented Networking, Information, and Computing Systems (PHOTONICS) at The International Conference for High Performance Computing, Networking, Storage, and Analysis (SC19) |
2019/11 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
|
集積ナノフォトニクスに基づく近似並列乗算器を用いた低レイテンシ光ニューラルネットワーク |
集積ナノフォトニクスに基づく近似並列乗算器を用いた低レイテンシ光ニューラルネットワーク |
|
デザインガイア2019, 1-6 |
デザインガイア2019, 1-6 |
, 1-6 |
2019/11 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
永井 健太郎, 塩見 準, 小野寺 秀俊 |
永井 健太郎, 塩見 準, 小野寺 秀俊 |
|
P/Nウェル電圧を独立に制御可能なDLL型基板電圧生成回路 |
P/Nウェル電圧を独立に制御可能なDLL型基板電圧生成回路 |
|
DAシンポジウム2019, 220-225 |
DAシンポジウム2019, 220-225 |
, 220-225 |
2019/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
内田 翼, 塩見 準, 石原 亨, 小野寺 秀俊 |
内田 翼, 塩見 準, 石原 亨, 小野寺 秀俊 |
|
広範囲な電圧領域で動作するフリップフロップのタイミング特性モデル |
広範囲な電圧領域で動作するフリップフロップのタイミング特性モデル |
|
DAシンポジウム2019, 172-177 |
DAシンポジウム2019, 172-177 |
, 172-177 |
2019/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
松尾 亮祐, 塩見 準, 小野寺 秀俊, 石原 亨, 新家 昭彦, 納富 雅也 |
松尾 亮祐, 塩見 準, 小野寺 秀俊, 石原 亨, 新家 昭彦, 納富 雅也 |
|
二分決定グラフに基づく光論理回路の消費電力削減手法 |
二分決定グラフに基づく光論理回路の消費電力削減手法 |
|
DAシンポジウム2019, 87-92 |
DAシンポジウム2019, 87-92 |
, 87-92 |
2019/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
今井 悠貴, 塩見 準, 石原 亨, 小野寺 秀俊, 新家 昭彦, 納富 雅也 |
今井 悠貴, 塩見 準, 石原 亨, 小野寺 秀俊, 新家 昭彦, 納富 雅也 |
|
波長分割多重を用いたブース法に基づく光並列乗算器の構成手法 |
波長分割多重を用いたブース法に基づく光並列乗算器の構成手法 |
|
DAシンポジウム2019, 81-86 |
DAシンポジウム2019, 81-86 |
, 81-86 |
2019/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
荒木 佑介, 松田 崇史, 塩見 準, 小野寺 秀俊 |
荒木 佑介, 松田 崇史, 塩見 準, 小野寺 秀俊 |
|
先端微細加工プロセスで実現するビアスイッチFPGAの性能解析 |
先端微細加工プロセスで実現するビアスイッチFPGAの性能解析 |
|
DAシンポジウム2019, 33-38 |
DAシンポジウム2019, 33-38 |
, 33-38 |
2019/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
Takuya Koyanagi, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Takuya Koyanagi, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Takuya Koyanagi, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A Design Method of a Cell-Based Amplifier for Body Bias Generation |
A Design Method of a Cell-Based Amplifier for Body Bias Generation |
A Design Method of a Cell-Based Amplifier for Body Bias Generation |
IEICE Transactions on IEICE Transactions on Electronics, E102-C, 7, 565-572 |
IEICE Transactions on IEICE Transactions on Electronics, E102-C, 7, 565-572 |
IEICE Transactions on IEICE Transactions on Electronics, E102-C, 7, 565-572 |
2019/07 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
塩見準, 石原亨, 小野寺秀俊 |
塩見準, 石原亨, 小野寺秀俊 |
|
リアルタイム電圧最適化によるマルチタスク処理の消費エネルギー最小化 |
リアルタイム電圧最適化によるマルチタスク処理の消費エネルギー最小化 |
|
ETNET2019 |
ETNET2019 |
|
2019/03 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
松尾 亮祐, 塩見 凖, 石原 亨, 小野寺 秀俊, 新家 昭彦, 納富 雅也 |
松尾 亮祐, 塩見 凖, 石原 亨, 小野寺 秀俊, 新家 昭彦, 納富 雅也 |
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
BDDに基づく光論理回路の素子数削減と消費電力低減 |
BDDに基づく光論理回路の素子数削減と消費電力低減 |
Methods for Reducing Power and Area of BDD-based Optical Logic Circuits |
電子情報通信会技術報告 VLD2018-116, pp 139-144 |
電子情報通信会技術報告 VLD2018-116, pp 139-144 |
IEICE Technical Report, pp 139-144 |
2019/02 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
BDD-based Synthesis of Optical Logic Circuits Exploiting Wavelength Division Multiplexing |
BDD-based Synthesis of Optical Logic Circuits Exploiting Wavelength Division Multiplexing |
BDD-based Synthesis of Optical Logic Circuits Exploiting Wavelength Division Multiplexing |
Asia and South Pacific Design Automation Conference (ASP-DAC), 203-209 |
Asia and South Pacific Design Automation Conference (ASP-DAC), 203-209 |
Asia and South Pacific Design Automation Conference (ASP-DAC), 203-209 |
2019/01 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
An Integrated Optical Parallel Multiplier Exploiting Approximate Binary Logarithms towards Light Speed Data Processing |
An Integrated Optical Parallel Multiplier Exploiting Approximate Binary Logarithms towards Light Speed Data Processing |
An Integrated Optical Parallel Multiplier Exploiting Approximate Binary Logarithms towards Light Speed Data Processing |
IEEE International Conference on Rebooting Computing (ICRC), 62-67 |
IEEE International Conference on Rebooting Computing (ICRC), 62-67 |
IEEE International Conference on Rebooting Computing (ICRC), 62-67 |
2018/11 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi |
A Light Speed Optical Approximate Parallel Multiplier and Its Applications |
A Light Speed Optical Approximate Parallel Multiplier and Its Applications |
A Light Speed Optical Approximate Parallel Multiplier and Its Applications |
PHOTONICS: Photonics-Optics Technology Oriented Networking, Information, and Computing Systems |
PHOTONICS: Photonics-Optics Technology Oriented Networking, Information, and Computing Systems |
PHOTONICS: Photonics-Optics Technology Oriented Networking, Information, and Computing Systems |
2018/10 |
有 |
英語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
松尾亮祐, 塩見凖, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
松尾亮祐, 塩見凖, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
|
波長多重を用いた二分決定グラフに基づく光論理回路の合成 |
波長多重を用いた二分決定グラフに基づく光論理回路の合成 |
|
DAシンポジウム2018, 51-56 |
DAシンポジウム2018, 51-56 |
, 51-56 |
2018/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
Shengyu Liu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Shengyu Liu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Shengyu Liu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A Software Implementation of Minimum Energy Point Tracking Algorithm for Microprocessors |
A Software Implementation of Minimum Energy Point Tracking Algorithm for Microprocessors |
A Software Implementation of Minimum Energy Point Tracking Algorithm for Microprocessors |
DA Synposium 2018, 166-171 |
DA Synposium 2018, 166-171 |
DA Synposium 2018, 166-171 |
2018/08 |
|
英語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
小柳卓也, 塩見準, 石原亨, 小野寺秀俊 |
小柳卓也, 塩見準, 石原亨, 小野寺秀俊 |
|
セルベース設計に適合した基板バイアス制御用増幅回路の設計手法 |
セルベース設計に適合した基板バイアス制御用増幅回路の設計手法 |
|
DAシンポジウム2018, 172-177 |
DAシンポジウム2018, 172-177 |
, 172-177 |
2018/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
塩見準, 石原亨, 小野寺秀俊 |
塩見準, 石原亨, 小野寺秀俊 |
|
複数電源ドメインの実行時電圧制御によるCMOS LSIの消費エネルギー最小化 |
複数電源ドメインの実行時電圧制御によるCMOS LSIの消費エネルギー最小化 |
|
DAシンポジウム2018, 160-165 |
DAシンポジウム2018, 160-165 |
, 160-165 |
2018/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
|
集積ナノフォトニクスに基づく近似二進対数を用いた低レイテンシ光並列乗算器 |
集積ナノフォトニクスに基づく近似二進対数を用いた低レイテンシ光並列乗算器 |
|
DAシンポジウム2018, 57-62 |
DAシンポジウム2018, 57-62 |
, 57-62 |
2018/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
松尾亮祐, 塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
松尾亮祐, 塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 |
|
波長多重技術を活用したBDDに基づく光論理回路の設計手法 |
波長多重技術を活用したBDDに基づく光論理回路の設計手法 |
|
DAシンポジウム2018, 51-56 |
DAシンポジウム2018, 51-56 |
, 51-56 |
2018/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
|
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Maximizing Energy Efficiency of On-Chip Caches Exploiting Hybrid Memory Structure |
Maximizing Energy Efficiency of On-Chip Caches Exploiting Hybrid Memory Structure |
Maximizing Energy Efficiency of On-Chip Caches Exploiting Hybrid Memory Structure |
International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 237-242 |
International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 237-242 |
International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 237-242 |
2018/07 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
Jun Shiomi, Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera |
Minimum Energy Point Tracking with All-Digital On-Chip Sensors |
Minimum Energy Point Tracking with All-Digital On-Chip Sensors |
Minimum Energy Point Tracking with All-Digital On-Chip Sensors |
ASP Journal of Low Power Electronics , vol 14, no 2 |
ASP Journal of Low Power Electronics , vol 14, no 2 |
ASP Journal of Low Power Electronics, vol 14, no 2 |
2018/06 |
|
英語 |
研究論文(学術雑誌) |
公開 |
福田 展和, 塩見 準, 石原 亨, 小野寺 秀俊 |
福田 展和, 塩見 準, 石原 亨, 小野寺 秀俊 |
|
幅広い動作環境にわたってLSIの最大遅延特性を追跡するクリティカルパスレプリカの構成法 |
幅広い動作環境にわたってLSIの最大遅延特性を追跡するクリティカルパスレプリカの構成法 |
|
第184回システムとLSIの設計技術研究発表会,2018-SLDM-184,5,1-6 |
第184回システムとLSIの設計技術研究発表会,2018-SLDM-184,5,1-6 |
|
2018/05 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
Shu Hokimoto, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Shu Hokimoto, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Shu Hokimoto, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
All-Digital On-Chip Heterogeneous Sensors for Tracking the Minimum Energy Point of Processors |
All-Digital On-Chip Heterogeneous Sensors for Tracking the Minimum Energy Point of Processors |
All-Digital On-Chip Heterogeneous Sensors for Tracking the Minimum Energy Point of Processors |
International Conference on Microelectronic Test Structures (ICMTS), pp. 128-133 |
International Conference on Microelectronic Test Structures (ICMTS), pp. 128-133 |
International Conference on Microelectronic Test Structures (ICMTS), pp. 128-133 |
2018/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Individual Voltage Scaling in Logic and Memory Circuits towards Runtime Energy Optimization in Processors |
Individual Voltage Scaling in Logic and Memory Circuits towards Runtime Energy Optimization in Processors |
Individual Voltage Scaling in Logic and Memory Circuits towards Runtime Energy Optimization in Processors |
International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), pp. 45-50 |
International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), pp. 45-50 |
International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), pp. 45 - 50 |
2018/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A Hybrid Caching System Using SRAM and Standard-Cell Memory for Energy-Efficient Near-Threshold Circuits |
A Hybrid Caching System Using SRAM and Standard-Cell Memory for Energy-Efficient Near-Threshold Circuits |
A Hybrid Caching System Using SRAM and Standard-Cell Memory for Energy-Efficient Near-Threshold Circuits |
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 56-61 |
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 56-61 |
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 56-61 |
2018/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
塩見準, 石原亨, 小野寺秀俊 |
塩見準, 石原亨, 小野寺秀俊 |
|
選択的活性化によるスタンダードセルメモリの低消費エネルギー化 |
選択的活性化によるスタンダードセルメモリの低消費エネルギー化 |
|
電子情報通信学会技術研究報告, vol 117, no 455, pp. 211 - 216, 2018/03 |
電子情報通信学会技術研究報告, vol 117, no 455, pp. 211 - 216, 2018/03 |
|
2018/03 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
Hong-Yan Su, Shinichi Nishizawa, Yan-Shiun Wu, Jun Shiomi, Yih-Lang Li, Hidetoshi Onodera |
Hong-Yan Su, Shinichi Nishizawa, Yan-Shiun Wu, Jun Shiomi, Yih-Lang Li, Hidetoshi Onodera |
Hong-Yan Su, Shinichi Nishizawa, Yan-Shiun Wu, Jun Shiomi, Yih-Lang Li, Hidetoshi Onodera |
Pin accessibility evaluating model for improving routability of VLSI designs |
Pin accessibility evaluating model for improving routability of VLSI designs |
Pin accessibility evaluating model for improving routability of VLSI designs |
International System on Chip Conference, 2017-, 56-61 |
International System on Chip Conference, 2017-, 56-61 |
International System on Chip Conference, 2017-, 56-61 |
2017/12/18 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A necessary and sufficient condition of supply and threshold voltages in CMOS circuits for minimum energy point operation |
A necessary and sufficient condition of supply and threshold voltages in CMOS circuits for minimum energy point operation |
A necessary and sufficient condition of supply and threshold voltages in CMOS circuits for minimum energy point operation |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100A, 12, 2764-2775 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100A, 12, 2764-2775 |
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100A, 12, 2764-2775 |
2017/12/01 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
保木本 修, 塩見 準, 石原 亨, 小野寺 秀俊 |
保木本 修, 塩見 準, 石原 亨, 小野寺 秀俊 |
|
最小エネルギー動作点追跡アルゴリズムの実チップ評価 |
最小エネルギー動作点追跡アルゴリズムの実チップ評価 |
|
DAシンポジウム2017, pp. 145 - 150, 2017/08 |
DAシンポジウム2017, pp. 145 - 150, 2017/08 |
|
2017/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
塩見 準, 石原 亨, 小野寺 秀俊 |
塩見 準, 石原 亨, 小野寺 秀俊 |
|
アクセス頻度に応じた電圧調節によるオンチップメモリの消費エネルギー最小化 |
アクセス頻度に応じた電圧調節によるオンチップメモリの消費エネルギー最小化 |
|
DAシンポジウム2017, pp. 151 - 156, 2017/08 |
DAシンポジウム2017, pp. 151 - 156, 2017/08 |
|
2017/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
塩見準, 石原亨, 小野寺秀俊 |
塩見準, 石原亨, 小野寺秀俊 |
|
ロジック部およびメモリ部の独立電圧制御によるプロセッサの消費エネルギー最小化 |
ロジック部およびメモリ部の独立電圧制御によるプロセッサの消費エネルギー最小化 |
|
組込み技術とネットワークに関するワークショップ ETNET2017 |
組込み技術とネットワークに関するワークショップ ETNET2017 |
|
2017/03 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Fully digital on-chip memory using minimum height standard cells for near-threshold voltage computing |
Fully digital on-chip memory using minimum height standard cells for near-threshold voltage computing |
Fully digital on-chip memory using minimum height standard cells for near-threshold voltage computing |
Proceedings - 2016 26th International Workshop on Power and Timing Modeling, Optimization and Simulation, PATMOS 2016, 44-49 |
Proceedings - 2016 26th International Workshop on Power and Timing Modeling, Optimization and Simulation, PATMOS 2016, 44-49 |
Proceedings - 2016 26th International Workshop on Power and Timing Modeling, Optimization and Simulation, PATMOS 2016, 44-49 |
2017/01/25 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Analytical Stability Modeling for CMOS Latches in Low Voltage Operation  |
Analytical Stability Modeling for CMOS Latches in Low Voltage Operation  |
Analytical Stability Modeling for CMOS Latches in Low Voltage Operation  |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E99A, 12, 2463-2472 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E99A, 12, 2463-2472 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E99A, 12, 2463-2472 |
2016/12 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A Processor Architecture Integrating Voltage Scalable On-Chip Memories for Individual Tracking of Minimum Energy Points in Logic and Memory |
A Processor Architecture Integrating Voltage Scalable On-Chip Memories for Individual Tracking of Minimum Energy Points in Logic and Memory |
A Processor Architecture Integrating Voltage Scalable On-Chip Memories for Individual Tracking of Minimum Energy Points in Logic and Memory |
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 36-41 |
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 36-41 |
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 36-41 |
2016/10 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
塩見準, 石原亨, 小野寺秀俊 |
塩見準, 石原亨, 小野寺秀俊 |
|
広範囲な動作性能領域においてエネルギー最小点追跡を可能にするオンチップメモリ |
広範囲な動作性能領域においてエネルギー最小点追跡を可能にするオンチップメモリ |
|
情報処理学会DAシンポジウム2016論文集, pp. 91-96, 2016/09 |
情報処理学会DAシンポジウム2016論文集, pp. 91-96, 2016/09 |
|
2016/09 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
竹下俊宏, 塩見準, 石原亨, 小野寺秀俊 |
竹下俊宏, 塩見準, 石原亨, 小野寺秀俊 |
|
CMOS LSIにおけるエネルギー最小点追跡のための電源電圧としきい値電圧の動的調節指針 |
CMOS LSIにおけるエネルギー最小点追跡のための電源電圧としきい値電圧の動的調節指針 |
|
組込み技術とネットワークに関するワークショップ ETNET2016 |
組込み技術とネットワークに関するワークショップ ETNET2016 |
|
2016/03 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
鎌苅竜也, 塩見準, 石原亨, 小野寺秀俊 |
鎌苅竜也, 塩見準, 石原亨, 小野寺秀俊 |
|
サブスレッショルド領域で動作するラッチ回路の動作安定性解析 |
サブスレッショルド領域で動作するラッチ回路の動作安定性解析 |
|
電子情報通信会技術報告 VLD2015-131, pp. 117-117 |
電子情報通信会技術報告 VLD2015-131, pp. 117-117 |
|
2016/02 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A Closed-Form Stability Model for Cross-Coupled Inverters Operating in Sub-Threshold Voltage Region |
A Closed-Form Stability Model for Cross-Coupled Inverters Operating in Sub-Threshold Voltage Region |
A Closed-Form Stability Model for Cross-Coupled Inverters Operating in Sub-Threshold Voltage Region |
2016 21ST ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 691-696 |
2016 21ST ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 691-696 |
2016 21ST ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 691-696 |
2016 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Variability- and Correlation-Aware Logical Effort for Near-Threshold Circuit Design |
Variability- and Correlation-Aware Logical Effort for Near-Threshold Circuit Design |
Variability- and Correlation-Aware Logical Effort for Near-Threshold Circuit Design |
PROCEEDINGS OF THE SEVENTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN ISQED 2016, 18-23 |
PROCEEDINGS OF THE SEVENTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN ISQED 2016, 18-23 |
PROCEEDINGS OF THE SEVENTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN ISQED 2016, 18-23 |
2016 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Fully Digital On-Chip Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing |
Fully Digital On-Chip Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing |
Fully Digital On-Chip Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing |
PROCEEDINGS OF 2016 26TH INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION (PATMOS), 44-49 |
PROCEEDINGS OF 2016 26TH INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION (PATMOS), 44-49 |
PROCEEDINGS OF 2016 26TH INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION (PATMOS), 44-49 |
2016 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
A. K. M. Mahfuzul Islam, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Wide-Supply-Range All-Digital Leakage Variation Sensor for On-Chip Process and Temperature Monitoring  |
Wide-Supply-Range All-Digital Leakage Variation Sensor for On-Chip Process and Temperature Monitoring  |
Wide-Supply-Range All-Digital Leakage Variation Sensor for On-Chip Process and Temperature Monitoring  |
IEEE JOURNAL OF SOLID-STATE CIRCUITS, 50, 11, 2475-2490 |
IEEE JOURNAL OF SOLID-STATE CIRCUITS, 50, 11, 2475-2490 |
IEEE JOURNAL OF SOLID-STATE CIRCUITS, 50, 11, 2475-2490 |
2015/11 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
塩見準, 石原亨, 小野寺秀俊 |
塩見準, 石原亨, 小野寺秀俊 |
|
統計的タイミングモデルに基づくニアスレッショルド回路のゲートサイジング |
統計的タイミングモデルに基づくニアスレッショルド回路のゲートサイジング |
|
情報処理学会DAシンポジウム2015論文集, pp. 137-142, 2015/08 |
情報処理学会DAシンポジウム2015論文集, pp. 137-142, 2015/08 |
|
2015/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
鎌苅竜也, 塩見準, 石原亨, 小野寺秀俊 |
鎌苅竜也, 塩見準, 石原亨, 小野寺秀俊 |
|
サブスレッショルド領域におけるラッチ回路の動作安定性モデル |
サブスレッショルド領域におけるラッチ回路の動作安定性モデル |
|
情報処理学会DAシンポジウム2015論文集, pp. 187-192, 2015/08 |
情報処理学会DAシンポジウム2015論文集, pp. 187-192, 2015/08 |
|
2015/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Statistical Timing Modeling Based on a Lognormal Distribution Model for Near-Threshold Circuit Optimization  |
Statistical Timing Modeling Based on a Lognormal Distribution Model for Near-Threshold Circuit Optimization  |
Statistical Timing Modeling Based on a Lognormal Distribution Model for Near-Threshold Circuit Optimization  |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E98A, 7, 1455-1466 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E98A, 7, 1455-1466 |
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E98A, 7, 1455-1466 |
2015/07 |
有 |
英語 |
研究論文(学術雑誌) |
公開 |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A Variability-Aware Energy-Efficient On-Chip Memory for Near-Threshold Operation using Cell-Based Structure |
A Variability-Aware Energy-Efficient On-Chip Memory for Near-Threshold Operation using Cell-Based Structure |
A Variability-Aware Energy-Efficient On-Chip Memory for Near-Threshold Operation using Cell-Based Structure |
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 205-210 |
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 205-210 |
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 205-210 |
2015/03 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
塩見準, 石原亨, 小野寺秀俊 |
塩見準, 石原亨, 小野寺秀俊 |
|
ニアスレッショルド回路設計のための基本定理 |
ニアスレッショルド回路設計のための基本定理 |
|
電子情報通信会技術報告 VLD2014-172, pp. 109–114 |
電子情報通信会技術報告 VLD2014-172, pp. 109–114 |
|
2015/03 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Microarchitectural-Level Statistical Timing Models for Near-Threshold Circuit Design |
Microarchitectural-Level Statistical Timing Models for Near-Threshold Circuit Design |
Microarchitectural-Level Statistical Timing Models for Near-Threshold Circuit Design |
2015 20TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 87-93 |
2015 20TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 87-93 |
2015 20TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 87-93 |
2015 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
An Energy-Efficient On-Chip Memory Structure for Variability-Aware Near-Threshold Operation |
An Energy-Efficient On-Chip Memory Structure for Variability-Aware Near-Threshold Operation |
An Energy-Efficient On-Chip Memory Structure for Variability-Aware Near-Threshold Operation |
PROCEEDINGS OF THE SIXTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED 2015), 23-28 |
PROCEEDINGS OF THE SIXTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED 2015), 23-28 |
PROCEEDINGS OF THE SIXTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED 2015), 23-28 |
2015 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |
塩見準, 石原亨, 小野寺秀俊 |
塩見準, 石原亨, 小野寺秀俊 |
|
ニアスレッショルド電圧動作に適した単一電源で動作する高歩留まりオン チップメモリの設計 |
ニアスレッショルド電圧動作に適した単一電源で動作する高歩留まりオン チップメモリの設計 |
|
情報処理学会DAシンポジウム2014論文集, pp. 103-108, 2014/08 |
情報処理学会DAシンポジウム2014論文集, pp. 103-108, 2014/08 |
|
2014/08 |
|
日本語 |
研究論文(研究会、シンポジウム資料等) |
公開 |
A. K. M. Mahfuzul Islam, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
A. K. M. Mahfuzul Islam, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera |
Wide-Supply-Range All-Digital Leakage Variation Sensor for On-chip Process and Temperature Monitoring |
Wide-Supply-Range All-Digital Leakage Variation Sensor for On-chip Process and Temperature Monitoring |
Wide-Supply-Range All-Digital Leakage Variation Sensor for On-chip Process and Temperature Monitoring |
2014 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 45-48 |
2014 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 45-48 |
2014 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 45-48 |
2014 |
有 |
英語 |
研究論文(国際会議プロシーディングス) |
公開 |