塩見 準

最終更新日時: 2020/10/19 21:49:08

印刷する

氏名(漢字／フリガナ／アルファベット表記)
塩見 準／シオミ ジュン／Shiomi, Jun
所属部署・職名(部局／所属／講座等／職名)
情報学研究科／通信情報システム専攻集積システム工学講座／助教
学部兼担
部局 所属 講座等 職名
工学部
取得学位
学位名(日本語) 学位名(英語) 大学(日本語) 大学(英語) 取得区分
修士（情報学） 京都大学
博士（情報学） 京都大学
プロフィール
(日本語)
2014年京都大学工学部電気電子工学科卒業。2016年京都大学大学院情報学研究科通信情報システム専攻修士課程修了。2017年同博士後期課程修了。博士（情報学）。2016年から2017年まで日本学術振興会特別研究員。2017年より京都大学大学院情報学研究科（通信情報システム専攻）助教。集積回路設計手法、とりわけ低消費電力化設計手法に関する研究に従事。情報処理学会、電子情報通信学会、IEEE各会員。
(英語)
Jun Shiomi received the B.E. degree in electrical and electronics engineering, the M.E. degree in communications and computer engineering, and the Ph.D. degree in Informatics from Kyoto University, Kyoto, Japan, in 2014, 2016 and 2017, respectively. From 2016 to 2017, he was a Research Fellow of the Japan Society for the Promotion of Science. Since 2017, he has been an Assistant Professor with the Department of Communications and Computer Engineering, Graduate School of Informatics, Kyoto University. His research interests include modeling and computer-aided design for low power and low voltage system-on-chips. Dr. Shiomi is a member of the IPSJ, IEICE and IEEE.
使用言語
言語名(japanese) 言語名(english) コード
英語 English eng
日本語 Japanese jpn
個人ホームページ
URL
http://www-lab13.kuee.kyoto-u.ac.jp/~shiomi-jun/
researchmap URL
https://researchmap.jp/7000021797
研究テーマ
(日本語)
集積回路デバイスの省エネルギー化・省電力化に向け、主に低電圧回路設計手法の研究に取り組んでいます。
研究概要
(日本語)
低電圧回路、とりわけオンチップメモリに注目した回路設計手法。低電圧回路の性能モデル化手法。ばらつきを考慮した集積回路設計手法。
研究分野（キーワード）
キーワード(日本語) キーワード(英語)
集積回路工学 Integrated Circuits Technology
低消費電力化設計技術 Low Power Design
論文
著者 著者(日本語) 著者(英語) タイトル タイトル(日本語) タイトル(英語) 書誌情報等 書誌情報等(日本語) 書誌情報等(英語) 出版年月 査読の有無 記述言語 掲載種別 公開
園田翔也, 塩見準, 小野寺秀俊 園田翔也, 塩見準, 小野寺秀俊 幅広い動作性能領域で最小エネルギー動作を実現する電源電圧としきい値電圧の動的決定手法 幅広い動作性能領域で最小エネルギー動作を実現する電源電圧としきい値電圧の動的決定手法 DAシンポジウム2020, 52-58 DAシンポジウム2020, 52-58 , 52-58 2020/09/08 日本語 研究論文(研究会、シンポジウム資料等) 公開
徐宏傑, 塩見準, 小野寺秀俊 徐宏傑, 塩見準, 小野寺秀俊 部分積の効率的な累算によりメモリ容量を削減した畳み込み演算アクセラレータ 部分積の効率的な累算によりメモリ容量を削減した畳み込み演算アクセラレータ DAシンポジウム2020, 28-35 DAシンポジウム2020, 28-35 , 28-35 2020/09/07 日本語 研究論文(研究会、シンポジウム資料等) 公開
塩見準, 木次修也, 董博語, 小野寺秀俊, 新家昭彦, 納富雅也 塩見準, 木次修也, 董博語, 小野寺秀俊, 新家昭彦, 納富雅也 集積ナノフォトニクスに基づく耐タンパ光論理回路 集積ナノフォトニクスに基づく耐タンパ光論理回路 DAシンポジウム2020, 2-7 DAシンポジウム2020, 2-7 , 2-7 2020/09/07 日本語 研究論文(研究会、シンポジウム資料等) 公開
Shoya Sonoda, Jun Shiomi, Hidetoshi Onodera Shoya Sonoda, Jun Shiomi, Hidetoshi Onodera Shoya Sonoda, Jun Shiomi, Hidetoshi Onodera Dynamic Supply and Threshold Voltage Scaling Towards Runtime Energy Optimization over a Wide Operating Performance Region Dynamic Supply and Threshold Voltage Scaling Towards Runtime Energy Optimization over a Wide Operating Performance Region Dynamic Supply and Threshold Voltage Scaling Towards Runtime Energy Optimization over a Wide Operating Performance Region IEEE International System-on-Chip Conference (SOCC), TBD IEEE International System-on-Chip Conference (SOCC), TBD IEEE International System-on-Chip Conference (SOCC), TBD 2020/09 有 英語 研究論文(国際会議プロシーディングス) 公開
Hongjie Xu, Jun Shiomi, Hidetoshi Onodera Hongjie Xu, Jun Shiomi, Hidetoshi Onodera Hongjie Xu, Jun Shiomi, Hidetoshi Onodera On-chip Memory Optimized CNN Accelerator with Efficient Partial-sum Accumulation On-chip Memory Optimized CNN Accelerator with Efficient Partial-sum Accumulation On-chip Memory Optimized CNN Accelerator with Efficient Partial-sum Accumulation ACM Great Lakes Symposium on VLSI (GLSVLSI), 21-26 ACM Great Lakes Symposium on VLSI (GLSVLSI), 21-26 ACM Great Lakes Symposium on VLSI (GLSVLSI), 21-26 2020/09 有 英語 研究論文(国際会議プロシーディングス) 公開
Khyati Kiyawat, Yutaka Masuda, Jun Shiomi, Tohru Ishihara Khyati Kiyawat, Yutaka Masuda, Jun Shiomi, Tohru Ishihara Khyati Kiyawat, Yutaka Masuda, Jun Shiomi, Tohru Ishihara Real-time Minimum Energy Point Tracking Using a Predetermined Optimal Voltage Setting Strategy Real-time Minimum Energy Point Tracking Using a Predetermined Optimal Voltage Setting Strategy Real-time Minimum Energy Point Tracking Using a Predetermined Optimal Voltage Setting Strategy IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 415-421 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 415-421 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 415-421 2020/07 有 英語 研究論文(国際会議プロシーディングス) 公開
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi A Synthesis Method for Power-Efficient Integrated Optical Logic Circuits Towards Light Speed Processing A Synthesis Method for Power-Efficient Integrated Optical Logic Circuits Towards Light Speed Processing A Synthesis Method for Power-Efficient Integrated Optical Logic Circuits Towards Light Speed Processing IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 488-493 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 488-493 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 488-493 2020/07 有 英語 研究論文(国際会議プロシーディングス) 公開
服部直樹, 増田豊, 石原亨, 塩見準, 新家昭彦, 納富雅也 服部直樹, 増田豊, 石原亨, 塩見準, 新家昭彦, 納富雅也 ニューラルネットワークの集積ナノフォトニクス実装に適した回路構造探索 ニューラルネットワークの集積ナノフォトニクス実装に適した回路構造探索 信学技報, 119, 443, 251-256 信学技報, 119, 443, 251-256 , 119, 443, 251-256 2020/03 日本語 研究論文(研究会、シンポジウム資料等) 公開
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi Methods for Reducing Power and Area of BDD-Based Optical Logic Circuits Methods for Reducing Power and Area of BDD-Based Optical Logic Circuits Methods for Reducing Power and Area of BDD-Based Optical Logic Circuits IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1751-1759 IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1751-1759 IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1751-1759 2019/12 有 英語 研究論文(学術雑誌) 公開
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera On-Chip Cache Architecture Exploiting Hybrid Memory Structures for Near-Threshold Computing On-Chip Cache Architecture Exploiting Hybrid Memory Structures for Near-Threshold Computing On-Chip Cache Architecture Exploiting Hybrid Memory Structures for Near-Threshold Computing IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1741-1750 IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1741-1750 IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 12, 1741-1750 2019/12 有 英語 研究論文(学術雑誌) 公開
Tohru Ishihara, Jun Shiomi, Naoki Hattori, Yutaka Masuda, Akihiko Shinya, Masaya Notomi Tohru Ishihara, Jun Shiomi, Naoki Hattori, Yutaka Masuda, Akihiko Shinya, Masaya Notomi Tohru Ishihara, Jun Shiomi, Naoki Hattori, Yutaka Masuda, Akihiko Shinya, Masaya Notomi An Optical Neural Network Architecture based on Highly Parallelized WDM-Multiplier-Accumulator An Optical Neural Network Architecture based on Highly Parallelized WDM-Multiplier-Accumulator An Optical Neural Network Architecture based on Highly Parallelized WDM-Multiplier-Accumulator Photonics-Optics Technology Oriented Networking, Information, and Computing Systems (PHOTONICS) at The International Conference for High Performance Computing, Networking, Storage, and Analysis (SC19) Photonics-Optics Technology Oriented Networking, Information, and Computing Systems (PHOTONICS) at The International Conference for High Performance Computing, Networking, Storage, and Analysis (SC19) Photonics-Optics Technology Oriented Networking, Information, and Computing Systems (PHOTONICS) at The International Conference for High Performance Computing, Networking, Storage, and Analysis (SC19) 2019/11 有 英語 研究論文(国際会議プロシーディングス) 公開
塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 集積ナノフォトニクスに基づく近似並列乗算器を用いた低レイテンシ光ニューラルネットワーク 集積ナノフォトニクスに基づく近似並列乗算器を用いた低レイテンシ光ニューラルネットワーク デザインガイア2019, 1-6 デザインガイア2019, 1-6 , 1-6 2019/11 日本語 研究論文(研究会、シンポジウム資料等) 公開
永井 健太郎, 塩見 準, 小野寺 秀俊 永井 健太郎, 塩見 準, 小野寺 秀俊 P/Nウェル電圧を独立に制御可能なDLL型基板電圧生成回路 P/Nウェル電圧を独立に制御可能なDLL型基板電圧生成回路 DAシンポジウム2019, 220-225 DAシンポジウム2019, 220-225 , 220-225 2019/08 日本語 研究論文(研究会、シンポジウム資料等) 公開
内田 翼, 塩見 準, 石原 亨, 小野寺 秀俊 内田 翼, 塩見 準, 石原 亨, 小野寺 秀俊 広範囲な電圧領域で動作するフリップフロップのタイミング特性モデル 広範囲な電圧領域で動作するフリップフロップのタイミング特性モデル DAシンポジウム2019, 172-177 DAシンポジウム2019, 172-177 , 172-177 2019/08 日本語 研究論文(研究会、シンポジウム資料等) 公開
松尾 亮祐, 塩見 準, 小野寺 秀俊, 石原 亨, 新家 昭彦, 納富 雅也 松尾 亮祐, 塩見 準, 小野寺 秀俊, 石原 亨, 新家 昭彦, 納富 雅也 二分決定グラフに基づく光論理回路の消費電力削減手法 二分決定グラフに基づく光論理回路の消費電力削減手法 DAシンポジウム2019, 87-92 DAシンポジウム2019, 87-92 , 87-92 2019/08 日本語 研究論文(研究会、シンポジウム資料等) 公開
今井 悠貴, 塩見 準, 石原 亨, 小野寺 秀俊, 新家 昭彦, 納富 雅也 今井 悠貴, 塩見 準, 石原 亨, 小野寺 秀俊, 新家 昭彦, 納富 雅也 波長分割多重を用いたブース法に基づく光並列乗算器の構成手法 波長分割多重を用いたブース法に基づく光並列乗算器の構成手法 DAシンポジウム2019, 81-86 DAシンポジウム2019, 81-86 , 81-86 2019/08 日本語 研究論文(研究会、シンポジウム資料等) 公開
荒木 佑介, 松田 崇史, 塩見 準, 小野寺 秀俊 荒木 佑介, 松田 崇史, 塩見 準, 小野寺 秀俊 先端微細加工プロセスで実現するビアスイッチFPGAの性能解析 先端微細加工プロセスで実現するビアスイッチFPGAの性能解析 DAシンポジウム2019, 33-38 DAシンポジウム2019, 33-38 , 33-38 2019/08 日本語 研究論文(研究会、シンポジウム資料等) 公開
Takuya Koyanagi, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Takuya Koyanagi, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Takuya Koyanagi, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera A Design Method of a Cell-Based Amplifier for Body Bias Generation A Design Method of a Cell-Based Amplifier for Body Bias Generation A Design Method of a Cell-Based Amplifier for Body Bias Generation IEICE Transactions on IEICE Transactions on Electronics, E102-C, 7, 565-572 IEICE Transactions on IEICE Transactions on Electronics, E102-C, 7, 565-572 IEICE Transactions on IEICE Transactions on Electronics, E102-C, 7, 565-572 2019/07 有 英語 研究論文(学術雑誌) 公開
塩見準, 石原亨, 小野寺秀俊 塩見準, 石原亨, 小野寺秀俊 リアルタイム電圧最適化によるマルチタスク処理の消費エネルギー最小化 リアルタイム電圧最適化によるマルチタスク処理の消費エネルギー最小化 ETNET2019 ETNET2019 2019/03 日本語 研究論文(研究会、シンポジウム資料等) 公開
松尾 亮祐, 塩見 凖, 石原 亨, 小野寺 秀俊, 新家 昭彦, 納富 雅也 松尾 亮祐, 塩見 凖, 石原 亨, 小野寺 秀俊, 新家 昭彦, 納富 雅也 Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi BDDに基づく光論理回路の素子数削減と消費電力低減 BDDに基づく光論理回路の素子数削減と消費電力低減 Methods for Reducing Power and Area of BDD-based Optical Logic Circuits 電子情報通信会技術報告 VLD2018-116, pp 139-144 電子情報通信会技術報告 VLD2018-116, pp 139-144 IEICE Technical Report, pp 139-144 2019/02 日本語 研究論文(研究会、シンポジウム資料等) 公開
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi BDD-based Synthesis of Optical Logic Circuits Exploiting Wavelength Division Multiplexing BDD-based Synthesis of Optical Logic Circuits Exploiting Wavelength Division Multiplexing BDD-based Synthesis of Optical Logic Circuits Exploiting Wavelength Division Multiplexing Asia and South Pacific Design Automation Conference (ASP-DAC), 203-209 Asia and South Pacific Design Automation Conference (ASP-DAC), 203-209 Asia and South Pacific Design Automation Conference (ASP-DAC), 203-209 2019/01 有 英語 研究論文(国際会議プロシーディングス) 公開
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi An Integrated Optical Parallel Multiplier Exploiting Approximate Binary Logarithms towards Light Speed Data Processing An Integrated Optical Parallel Multiplier Exploiting Approximate Binary Logarithms towards Light Speed Data Processing An Integrated Optical Parallel Multiplier Exploiting Approximate Binary Logarithms towards Light Speed Data Processing IEEE International Conference on Rebooting Computing (ICRC), 62-67 IEEE International Conference on Rebooting Computing (ICRC), 62-67 IEEE International Conference on Rebooting Computing (ICRC), 62-67 2018/11 有 英語 研究論文(国際会議プロシーディングス) 公開
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi A Light Speed Optical Approximate Parallel Multiplier and Its Applications A Light Speed Optical Approximate Parallel Multiplier and Its Applications A Light Speed Optical Approximate Parallel Multiplier and Its Applications PHOTONICS: Photonics-Optics Technology Oriented Networking, Information, and Computing Systems PHOTONICS: Photonics-Optics Technology Oriented Networking, Information, and Computing Systems PHOTONICS: Photonics-Optics Technology Oriented Networking, Information, and Computing Systems 2018/10 有 英語 研究論文(研究会、シンポジウム資料等) 公開
松尾亮祐, 塩見凖, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 松尾亮祐, 塩見凖, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 波長多重を用いた二分決定グラフに基づく光論理回路の合成 波長多重を用いた二分決定グラフに基づく光論理回路の合成 DAシンポジウム2018, 51-56 DAシンポジウム2018, 51-56 , 51-56 2018/08 日本語 研究論文(研究会、シンポジウム資料等) 公開
Shengyu Liu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Shengyu Liu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Shengyu Liu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera A Software Implementation of Minimum Energy Point Tracking Algorithm for Microprocessors A Software Implementation of Minimum Energy Point Tracking Algorithm for Microprocessors A Software Implementation of Minimum Energy Point Tracking Algorithm for Microprocessors DA Synposium 2018, 166-171 DA Synposium 2018, 166-171 DA Synposium 2018, 166-171 2018/08 英語 研究論文(研究会、シンポジウム資料等) 公開
小柳卓也, 塩見準, 石原亨, 小野寺秀俊 小柳卓也, 塩見準, 石原亨, 小野寺秀俊 セルベース設計に適合した基板バイアス制御用増幅回路の設計手法 セルベース設計に適合した基板バイアス制御用増幅回路の設計手法 DAシンポジウム2018, 172-177 DAシンポジウム2018, 172-177 , 172-177 2018/08 日本語 研究論文(研究会、シンポジウム資料等) 公開
塩見準, 石原亨, 小野寺秀俊 塩見準, 石原亨, 小野寺秀俊 複数電源ドメインの実行時電圧制御によるCMOS LSIの消費エネルギー最小化 複数電源ドメインの実行時電圧制御によるCMOS LSIの消費エネルギー最小化 DAシンポジウム2018, 160-165 DAシンポジウム2018, 160-165 , 160-165 2018/08 日本語 研究論文(研究会、シンポジウム資料等) 公開
塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 集積ナノフォトニクスに基づく近似二進対数を用いた低レイテンシ光並列乗算器 集積ナノフォトニクスに基づく近似二進対数を用いた低レイテンシ光並列乗算器 DAシンポジウム2018, 57-62 DAシンポジウム2018, 57-62 , 57-62 2018/08 日本語 研究論文(研究会、シンポジウム資料等) 公開
松尾亮祐, 塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 松尾亮祐, 塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也 波長多重技術を活用したBDDに基づく光論理回路の設計手法 波長多重技術を活用したBDDに基づく光論理回路の設計手法 DAシンポジウム2018, 51-56 DAシンポジウム2018, 51-56 , 51-56 2018/08 日本語 研究論文(研究会、シンポジウム資料等) 公開
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Maximizing Energy Efficiency of On-Chip Caches Exploiting Hybrid Memory Structure Maximizing Energy Efficiency of On-Chip Caches Exploiting Hybrid Memory Structure Maximizing Energy Efficiency of On-Chip Caches Exploiting Hybrid Memory Structure International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 237-242 International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 237-242 International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 237-242 2018/07 有 英語 研究論文(国際会議プロシーディングス) 公開
Jun Shiomi, Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera Minimum Energy Point Tracking with All-Digital On-Chip Sensors Minimum Energy Point Tracking with All-Digital On-Chip Sensors Minimum Energy Point Tracking with All-Digital On-Chip Sensors ASP Journal of Low Power Electronics , vol 14, no 2 ASP Journal of Low Power Electronics , vol 14, no 2 ASP Journal of Low Power Electronics, vol 14, no 2 2018/06 英語 研究論文(学術雑誌) 公開
福田 展和, 塩見 準, 石原 亨, 小野寺 秀俊 福田 展和, 塩見 準, 石原 亨, 小野寺 秀俊 幅広い動作環境にわたってLSIの最大遅延特性を追跡するクリティカルパスレプリカの構成法 幅広い動作環境にわたってLSIの最大遅延特性を追跡するクリティカルパスレプリカの構成法 第184回システムとLSIの設計技術研究発表会,2018-SLDM-184,5,1-6 第184回システムとLSIの設計技術研究発表会,2018-SLDM-184,5,1-6 2018/05 日本語 研究論文(研究会、シンポジウム資料等) 公開
Shu Hokimoto, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Shu Hokimoto, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Shu Hokimoto, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera All-Digital On-Chip Heterogeneous Sensors for Tracking the Minimum Energy Point of Processors All-Digital On-Chip Heterogeneous Sensors for Tracking the Minimum Energy Point of Processors All-Digital On-Chip Heterogeneous Sensors for Tracking the Minimum Energy Point of Processors International Conference on Microelectronic Test Structures (ICMTS), pp. 128-133 International Conference on Microelectronic Test Structures (ICMTS), pp. 128-133 International Conference on Microelectronic Test Structures (ICMTS), pp. 128-133 2018/03 有 英語 研究論文(国際会議プロシーディングス) 公開
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Individual Voltage Scaling in Logic and Memory Circuits towards Runtime Energy Optimization in Processors Individual Voltage Scaling in Logic and Memory Circuits towards Runtime Energy Optimization in Processors Individual Voltage Scaling in Logic and Memory Circuits towards Runtime Energy Optimization in Processors International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), pp. 45-50 International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), pp. 45-50 International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), pp. 45 - 50 2018/03 有 英語 研究論文(国際会議プロシーディングス) 公開
Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera A Hybrid Caching System Using SRAM and Standard-Cell Memory for Energy-Efficient Near-Threshold Circuits A Hybrid Caching System Using SRAM and Standard-Cell Memory for Energy-Efficient Near-Threshold Circuits A Hybrid Caching System Using SRAM and Standard-Cell Memory for Energy-Efficient Near-Threshold Circuits Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 56-61 Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 56-61 Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 56-61 2018/03 有 英語 研究論文(国際会議プロシーディングス) 公開
塩見準, 石原亨, 小野寺秀俊 塩見準, 石原亨, 小野寺秀俊 選択的活性化によるスタンダードセルメモリの低消費エネルギー化 選択的活性化によるスタンダードセルメモリの低消費エネルギー化 電子情報通信学会技術研究報告, vol 117, no 455, pp. 211 - 216, 2018/03 電子情報通信学会技術研究報告, vol 117, no 455, pp. 211 - 216, 2018/03 2018/03 日本語 研究論文(研究会、シンポジウム資料等) 公開
Hong-Yan Su, Shinichi Nishizawa, Yan-Shiun Wu, Jun Shiomi, Yih-Lang Li, Hidetoshi Onodera Hong-Yan Su, Shinichi Nishizawa, Yan-Shiun Wu, Jun Shiomi, Yih-Lang Li, Hidetoshi Onodera Hong-Yan Su, Shinichi Nishizawa, Yan-Shiun Wu, Jun Shiomi, Yih-Lang Li, Hidetoshi Onodera Pin accessibility evaluating model for improving routability of VLSI designs Pin accessibility evaluating model for improving routability of VLSI designs Pin accessibility evaluating model for improving routability of VLSI designs International System on Chip Conference, 2017-, 56-61 International System on Chip Conference, 2017-, 56-61 International System on Chip Conference, 2017-, 56-61 2017/12/18 有 英語 研究論文(国際会議プロシーディングス) 公開
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera A necessary and sufficient condition of supply and threshold voltages in CMOS circuits for minimum energy point operation A necessary and sufficient condition of supply and threshold voltages in CMOS circuits for minimum energy point operation A necessary and sufficient condition of supply and threshold voltages in CMOS circuits for minimum energy point operation IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100A, 12, 2764-2775 IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100A, 12, 2764-2775 IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100A, 12, 2764-2775 2017/12/01 有 英語 研究論文(国際会議プロシーディングス) 公開
保木本 修, 塩見 準, 石原 亨, 小野寺 秀俊 保木本 修, 塩見 準, 石原 亨, 小野寺 秀俊 最小エネルギー動作点追跡アルゴリズムの実チップ評価 最小エネルギー動作点追跡アルゴリズムの実チップ評価 DAシンポジウム2017, pp. 145 - 150, 2017/08 DAシンポジウム2017, pp. 145 - 150, 2017/08 2017/08 日本語 研究論文(研究会、シンポジウム資料等) 公開
塩見 準, 石原 亨, 小野寺 秀俊 塩見 準, 石原 亨, 小野寺 秀俊 アクセス頻度に応じた電圧調節によるオンチップメモリの消費エネルギー最小化 アクセス頻度に応じた電圧調節によるオンチップメモリの消費エネルギー最小化 DAシンポジウム2017, pp. 151 - 156, 2017/08 DAシンポジウム2017, pp. 151 - 156, 2017/08 2017/08 日本語 研究論文(研究会、シンポジウム資料等) 公開
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Area-Efficient Fully Digital Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing Area-Efficient Fully Digital Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing Area-Efficient Fully Digital Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing Integration, the VLSI Journal, Elsevier Integration, the VLSI Journal, Elsevier Integration, the VLSI Journal, Elsevier 2017/07 有 英語 研究論文(学術雑誌) 公開
塩見準, 石原亨, 小野寺秀俊 塩見準, 石原亨, 小野寺秀俊 ロジック部およびメモリ部の独立電圧制御によるプロセッサの消費エネルギー最小化 ロジック部およびメモリ部の独立電圧制御によるプロセッサの消費エネルギー最小化 組込み技術とネットワークに関するワークショップ ETNET2017 組込み技術とネットワークに関するワークショップ ETNET2017 2017/03 日本語 研究論文(研究会、シンポジウム資料等) 公開
Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Analytical Stability Modeling for CMOS Latches in Low Voltage Operation Analytical Stability Modeling for CMOS Latches in Low Voltage Operation Analytical Stability Modeling for CMOS Latches in Low Voltage Operation IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E99A, 12, 2463-2472 IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E99A, 12, 2463-2472 IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E99A, 12, 2463-2472 2016/12 有 英語 研究論文(学術雑誌) 公開
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera A Processor Architecture Integrating Voltage Scalable On-Chip Memories for Individual Tracking of Minimum Energy Points in Logic and Memory A Processor Architecture Integrating Voltage Scalable On-Chip Memories for Individual Tracking of Minimum Energy Points in Logic and Memory A Processor Architecture Integrating Voltage Scalable On-Chip Memories for Individual Tracking of Minimum Energy Points in Logic and Memory Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 36-41 Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 36-41 Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 36-41 2016/10 有 英語 研究論文(国際会議プロシーディングス) 公開
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Fully Digital On-Chip Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing Fully Digital On-Chip Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing Fully Digital On-Chip Memory Using Minimum Height Standard Cells for Near-Threshold Voltage Computing International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS) International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS) International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS) 2016/09 有 英語 研究論文(国際会議プロシーディングス) 公開
塩見準, 石原亨, 小野寺秀俊 塩見準, 石原亨, 小野寺秀俊 広範囲な動作性能領域においてエネルギー最小点追跡を可能にするオンチップメモリ 広範囲な動作性能領域においてエネルギー最小点追跡を可能にするオンチップメモリ 情報処理学会DAシンポジウム2016論文集, pp. 91-96, 2016/09 情報処理学会DAシンポジウム2016論文集, pp. 91-96, 2016/09 2016/09 日本語 研究論文(研究会、シンポジウム資料等) 公開
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Variability- and Correlation-Aware Logical Effort for Near-Threshold Circuit Design Variability- and Correlation-Aware Logical Effort for Near-Threshold Circuit Design Variability- and Correlation-Aware Logical Effort for Near-Threshold Circuit Design International Symposium on Quality Electronic Design (ISQED), pp. 18-23 International Symposium on Quality Electronic Design (ISQED), pp. 18-23 International Symposium on Quality Electronic Design (ISQED), pp. 18-23 2016/03 有 英語 研究論文(国際会議プロシーディングス) 公開
竹下俊宏, 塩見準, 石原亨, 小野寺秀俊 竹下俊宏, 塩見準, 石原亨, 小野寺秀俊 CMOS LSIにおけるエネルギー最小点追跡のための電源電圧としきい値電圧の動的調節指針 CMOS LSIにおけるエネルギー最小点追跡のための電源電圧としきい値電圧の動的調節指針 組込み技術とネットワークに関するワークショップ ETNET2016 組込み技術とネットワークに関するワークショップ ETNET2016 2016/03 日本語 研究論文(研究会、シンポジウム資料等) 公開
鎌苅竜也, 塩見準, 石原亨, 小野寺秀俊 鎌苅竜也, 塩見準, 石原亨, 小野寺秀俊 サブスレッショルド領域で動作するラッチ回路の動作安定性解析 サブスレッショルド領域で動作するラッチ回路の動作安定性解析 電子情報通信会技術報告 VLD2015-131, pp. 117-117 電子情報通信会技術報告 VLD2015-131, pp. 117-117 2016/02 日本語 研究論文(研究会、シンポジウム資料等) 公開
Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera A Closed-Form Stability Model for Cross-Coupled Inverters Operating in Sub-Threshold Voltage Region A Closed-Form Stability Model for Cross-Coupled Inverters Operating in Sub-Threshold Voltage Region A Closed-Form Stability Model for Cross-Coupled Inverters Operating in Sub-Threshold Voltage Region Asia and South Pacific Design Automation Conference (ASP-DAC), pp. 691-696 Asia and South Pacific Design Automation Conference (ASP-DAC), pp. 691-696 Asia and South Pacific Design Automation Conference (ASP-DAC), pp. 691-696 2016/01 有 英語 研究論文(国際会議プロシーディングス) 公開
A. K. M. Mahfuzul Islam, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera A. K. M. Mahfuzul Islam, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera A. K. M. Mahfuzul Islam, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Wide-Supply-Range All-Digital Leakage Variation Sensor for On-Chip Process and Temperature Monitoring Wide-Supply-Range All-Digital Leakage Variation Sensor for On-Chip Process and Temperature Monitoring Wide-Supply-Range All-Digital Leakage Variation Sensor for On-Chip Process and Temperature Monitoring IEEE JOURNAL OF SOLID-STATE CIRCUITS, 50, 11, 2475-2490 IEEE JOURNAL OF SOLID-STATE CIRCUITS, 50, 11, 2475-2490 IEEE JOURNAL OF SOLID-STATE CIRCUITS, 50, 11, 2475-2490 2015/11 有 英語 研究論文(学術雑誌) 公開
塩見準, 石原亨, 小野寺秀俊 塩見準, 石原亨, 小野寺秀俊 統計的タイミングモデルに基づくニアスレッショルド回路のゲートサイジング 統計的タイミングモデルに基づくニアスレッショルド回路のゲートサイジング 情報処理学会DAシンポジウム2015論文集, pp. 137-142, 2015/08 情報処理学会DAシンポジウム2015論文集, pp. 137-142, 2015/08 2015/08 日本語 研究論文(研究会、シンポジウム資料等) 公開
鎌苅竜也, 塩見準, 石原亨, 小野寺秀俊 鎌苅竜也, 塩見準, 石原亨, 小野寺秀俊 サブスレッショルド領域におけるラッチ回路の動作安定性モデル サブスレッショルド領域におけるラッチ回路の動作安定性モデル 情報処理学会DAシンポジウム2015論文集, pp. 187-192, 2015/08 情報処理学会DAシンポジウム2015論文集, pp. 187-192, 2015/08 2015/08 日本語 研究論文(研究会、シンポジウム資料等) 公開
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Statistical Timing Modeling Based on a Lognormal Distribution Model for Near-Threshold Circuit Optimization Statistical Timing Modeling Based on a Lognormal Distribution Model for Near-Threshold Circuit Optimization Statistical Timing Modeling Based on a Lognormal Distribution Model for Near-Threshold Circuit Optimization IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E98A, 7, 1455-1466 IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E98A, 7, 1455-1466 IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E98A, 7, 1455-1466 2015/07 有 英語 研究論文(学術雑誌) 公開
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera An Energy-Efficient On-Chip Memory Structure for Variability-Aware Near-Threshold Operation An Energy-Efficient On-Chip Memory Structure for Variability-Aware Near-Threshold Operation An Energy-Efficient On-Chip Memory Structure for Variability-Aware Near-Threshold Operation International Symposium on Quality Electronic Design (ISQED), pp. 23-28 International Symposium on Quality Electronic Design (ISQED), pp. 23-28 International Symposium on Quality Electronic Design (ISQED), pp. 23-28 2015/03 有 英語 研究論文(国際会議プロシーディングス) 公開
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera A Variability-Aware Energy-Efficient On-Chip Memory for Near-Threshold Operation using Cell-Based Structure A Variability-Aware Energy-Efficient On-Chip Memory for Near-Threshold Operation using Cell-Based Structure A Variability-Aware Energy-Efficient On-Chip Memory for Near-Threshold Operation using Cell-Based Structure Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 205-210 Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 205-210 Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI), pp. 205-210 2015/03 有 英語 研究論文(国際会議プロシーディングス) 公開
塩見準, 石原亨, 小野寺秀俊 塩見準, 石原亨, 小野寺秀俊 ニアスレッショルド回路設計のための基本定理 ニアスレッショルド回路設計のための基本定理 電子情報通信会技術報告 VLD2014-172, pp. 109–114 電子情報通信会技術報告 VLD2014-172, pp. 109–114 2015/03 日本語 研究論文(研究会、シンポジウム資料等) 公開
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Microarchitectural-Level Statistical Timing Models for Near-Threshold Circuit Design Microarchitectural-Level Statistical Timing Models for Near-Threshold Circuit Design Microarchitectural-Level Statistical Timing Models for Near-Threshold Circuit Design Asia and South Pacific Design Automation Conference (ASP-DAC), pp. 87-93 Asia and South Pacific Design Automation Conference (ASP-DAC), pp. 87-93 Asia and South Pacific Design Automation Conference (ASP-DAC), pp. 87-93 2015/01 有 英語 研究論文(国際会議プロシーディングス) 公開
A.K.M. Mahfuzul Islam, J. Shiomi, T. Ishihara, H. Onodera A.K.M. Mahfuzul Islam, J. Shiomi, T. Ishihara, H. Onodera A.K.M. Mahfuzul Islam, J. Shiomi, T. Ishihara, H. Onodera Wide-supply-range all-digital leakage variation sensor for on-chip process and temperature monitoring Wide-supply-range all-digital leakage variation sensor for on-chip process and temperature monitoring Wide-supply-range all-digital leakage variation sensor for on-chip process and temperature monitoring IEEE Asian Solid-State Circuits Conference (A-SSCC), pp. 45-48 IEEE Asian Solid-State Circuits Conference (A-SSCC), pp. 45-48 IEEE Asian Solid-State Circuits Conference (A-SSCC), pp. 45-48 2014/11 有 英語 研究論文(国際会議プロシーディングス) 公開
塩見準, 石原亨, 小野寺秀俊 塩見準, 石原亨, 小野寺秀俊 ニアスレッショルド電圧動作に適した単一電源で動作する高歩留まりオン チップメモリの設計 ニアスレッショルド電圧動作に適した単一電源で動作する高歩留まりオン チップメモリの設計 情報処理学会DAシンポジウム2014論文集, pp. 103-108, 2014/08 情報処理学会DAシンポジウム2014論文集, pp. 103-108, 2014/08 2014/08 日本語 研究論文(研究会、シンポジウム資料等) 公開

  • <<
  • >>
  • 表示
タイトル言語:
Misc
著者 著者(日本語) 著者(英語) タイトル タイトル(日本語) タイトル(英語) 書誌情報等 書誌情報等(日本語) 書誌情報等(英語) 出版年月 査読の有無 記述言語 掲載種別 公開
Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, and Masaya Notomi Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, and Masaya Notomi Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, and Masaya Notomi Synthesis of Power-Efficient Multi-Level Optical Logic Circuits Using O-E Converters Synthesis of Power-Efficient Multi-Level Optical Logic Circuits Using O-E Converters Synthesis of Power-Efficient Multi-Level Optical Logic Circuits Using O-E Converters International Workshop on Optical/Photonic Interconnects (OPTICS) International Workshop on Optical/Photonic Interconnects (OPTICS) International Workshop on Optical/Photonic Interconnects (OPTICS) 2020/03 英語 その他記事 公開
塩見 準 塩見 準 Jun Shiomi （5分で分かる！？）有名論文ナナメ読み: Anantha P. Chandrakasan et al. : Low-Power CMOS Digital Design （5分で分かる！？）有名論文ナナメ読み: Anantha P. Chandrakasan et al. : Low-Power CMOS Digital Design （5分で分かる！？）有名論文ナナメ読み: Anantha P. Chandrakasan et al. : Low-Power CMOS Digital Design 情報処理, 60巻, 10号 情報処理, 60巻, 10号 , 60巻, 10号 2019/09 日本語 その他記事 公開
Shengyu Liu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Shengyu Liu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Shengyu Liu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera A Process-Scheduler-Based Approach to Minimum Energy Point Tracking A Process-Scheduler-Based Approach to Minimum Energy Point Tracking A Process-Scheduler-Based Approach to Minimum Energy Point Tracking DA Symposium 2019 (poster) DA Symposium 2019 (poster) DA Symposium 2019 (poster) 2019/08 英語 公開
塩見 準 塩見 準 第二回ポストムーアを考える座談会 〜「光」コンピューティングは「キラリ」と輝けるか？〜 第二回ポストムーアを考える座談会 〜「光」コンピューティングは「キラリ」と輝けるか？〜 第228回 システム・アーキテクチャ研究発表会 (HotSPA2019) 第228回 システム・アーキテクチャ研究発表会 (HotSPA2019) 2019/06 その他記事 公開
塩見 準 塩見 準 Jun Shiomi Performance Modeling and On-Chip Memory Structures for Minimum Energy Operation in Voltage-Scaled LSI Circuits Performance Modeling and On-Chip Memory Structures for Minimum Energy Operation in Voltage-Scaled LSI Circuits Performance Modeling and On-Chip Memory Structures for Minimum Energy Operation in Voltage-Scaled LSI Circuits 情報処理, 59巻, 9号 情報処理, 59巻, 9号 , 59巻, 9号 2018/08 日本語 その他記事 公開
塩見 準, 石原 亨, 小野寺 秀俊 塩見 準, 石原 亨, 小野寺 秀俊 IoT向け超省エネルギープロセッサのための完全ディジタル型メモリ IoT向け超省エネルギープロセッサのための完全ディジタル型メモリ LSIとシステムのワークショップ2017 (poster) LSIとシステムのワークショップ2017 (poster) 2017/05 日本語 公開
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera A Voltage-Scalable Fully Digital On-Chip Memory for Ultra-Low-Power IoT Processors A Voltage-Scalable Fully Digital On-Chip Memory for Ultra-Low-Power IoT Processors A Voltage-Scalable Fully Digital On-Chip Memory for Ultra-Low-Power IoT Processors University Booth at Design, Automation and Test in Europe (DATE) 2017 (poster) University Booth at Design, Automation and Test in Europe (DATE) 2017 (poster) University Booth at Design, Automation and Test in Europe (DATE) 2017 (poster) 2017/03 英語 公開
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Low-Power IoT Processor Integrating Voltage-Scalable Fully Digital Memories Low-Power IoT Processor Integrating Voltage-Scalable Fully Digital Memories Low-Power IoT Processor Integrating Voltage-Scalable Fully Digital Memories IoT Ten-Cent System-on-Chip Challenge at Design, Automation and Test in Europe (DATE) 2017 (poster) IoT Ten-Cent System-on-Chip Challenge at Design, Automation and Test in Europe (DATE) 2017 (poster) IoT Ten-Cent System-on-Chip Challenge at Design, Automation and Test in Europe (DATE) 2017 (poster) 2017/03 英語 公開
塩見 準, 小野寺 秀俊 塩見 準, 小野寺 秀俊 ロジック部とメモリ部で独立して電圧制御可能なエネルギー最小点追跡プロセッサ ロジック部とメモリ部で独立して電圧制御可能なエネルギー最小点追跡プロセッサ IEEE SSCS Japan Chapter VDEC Design Award IEEE SSCS Japan Chapter VDEC Design Award 2016/08 日本語 公開
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Slew- and Variability-Aware Logical Effort for Near-Threshold Circuit Design Slew- and Variability-Aware Logical Effort for Near-Threshold Circuit Design Slew- and Variability-Aware Logical Effort for Near-Threshold Circuit Design International Workshop on Variability Modeling and Characterization (VMC) International Workshop on Variability Modeling and Characterization (VMC) International Workshop on Variability Modeling and Characterization (VMC) 2015/11 有 英語 公開
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera A Lognormal Timing Model and Design Guidelines for Near-Threshold Circuits A Lognormal Timing Model and Design Guidelines for Near-Threshold Circuits A Lognormal Timing Model and Design Guidelines for Near-Threshold Circuits International Workshop on Variability Modeling and Characterization (VMC) International Workshop on Variability Modeling and Characterization (VMC) International Workshop on Variability Modeling and Characterization (VMC) 2014/11 有 英語 公開

  • <<
  • >>
  • 表示
タイトル言語:
講演・口頭発表等
タイトル タイトル(日本語) タイトル(英語) 会議名 会議名(日本語) 会議名(英語) 主催者 主催者(日本語) 主催者(英語) 開催年月日 記述言語 会議種別 公開
An Optical Neural Network Architecture based on Light Speed Approximate Parallel Multipliers[招待あり] An Optical Neural Network Architecture based on Light Speed Approximate Parallel Multipliers [招待あり] An Optical Neural Network Architecture based on Light Speed Approximate Parallel Multipliers [招待あり] International Workshop on Optical/Photonic Interconnects (OPTICS) International Workshop on Optical/Photonic Interconnects (OPTICS) International Workshop on Optical/Photonic Interconnects (OPTICS) 2020/03 英語 口頭発表(招待・特別) 公開
最小のエネルギーで計算する電圧スケーラブルプロセッサ[招待あり] 最小のエネルギーで計算する電圧スケーラブルプロセッサ [招待あり] 情報処理学会 第81回全国大会 IPSJ-ONE 情報処理学会 第81回全国大会 IPSJ-ONE 2019/03/16 日本語 公開
Integrated Optical Neural Networks Exploiting Light Speed Approximate Parallel Multipliers[招待あり] Integrated Optical Neural Networks Exploiting Light Speed Approximate Parallel Multipliers [招待あり] Integrated Optical Neural Networks Exploiting Light Speed Approximate Parallel Multipliers [招待あり] International Workshop on Optical/Photonic Interconnects (OPTICS) International Workshop on Optical/Photonic Interconnects (OPTICS) International Workshop on Optical/Photonic Interconnects (OPTICS) 2019/03 英語 公開
A Light Speed Optical Approximate Parallel Multiplier and Its Applications[招待あり] A Light Speed Optical Approximate Parallel Multiplier and Its Applications [招待あり] A Light Speed Optical Approximate Parallel Multiplier and Its Applications [招待あり] PHOTONICS: Photonics-Optics Technology Oriented Networking, Information, and Computing Systems PHOTONICS: Photonics-Optics Technology Oriented Networking, Information, and Computing Systems PHOTONICS: Photonics-Optics Technology Oriented Networking, Information, and Computing Systems 2018/10/21 英語 口頭発表(招待・特別) 公開
A Light Speed Integrated Optical Parallel Multiplier Exploiting Approximate Binary Logarithms with Deterministic Errors[招待あり] A Light Speed Integrated Optical Parallel Multiplier Exploiting Approximate Binary Logarithms with Deterministic Errors [招待あり] A Light Speed Integrated Optical Parallel Multiplier Exploiting Approximate Binary Logarithms with Deterministic Errors [招待あり] International Workshop on Optical/Photonic Interconnects (OPTICS) International Workshop on Optical/Photonic Interconnects (OPTICS) International Workshop on Optical/Photonic Interconnects (OPTICS) 2018/03 英語 公開
タイトル言語:
学術賞等
賞の名称(日本語) 賞の名称(英語) 授与組織名(日本語) 授与組織名(英語) 年月
優秀論文賞 情報処理学会システムLSI設計技術研究会 IPSJ SIG SLDM 2020/09/07
デザインガイア・最優秀ポスター賞 デザインガイア・ポスター賞選奨実行委員会 2019/11/14
優秀論文賞 情報処理学会システムLSI設計技術研究会 IPSJ SIG SLDM 2019/08/28
優秀論文賞 情報処理学会システムLSI設計技術研究会 IPSJ SIG SLDM 2018/08/29
DAシンポジウム2017優秀発表学生賞 情報処理学会システムLSI設計技術研究会 2018/08/29
論文賞 Best Paper Award 電子情報通信学会 IEICE 2018/06/07
最優秀発表学生賞 情報処理学会システムLSI設計技術研究会 2017/08/30
コンピュータサイエンス領域奨励賞 IPSJ Computer Science Research Award for Young Scientists 情報処理学会 IPSJ 2017/07/31
IEEE CEDA All Japan Joint Chapter Academic Research Award IEEE CEDA All Japan Joint Chapter Academic Research Award IEEE CEDA IEEE CEDA 2017/08/30
LSIとシステムのワークショップ最優秀ポスター賞（学生部門） 電子情報通信学会 2017/05/16
DAシンポジウム2016優秀発表学生賞 情報処理学会システムLSI設計技術研究会 2017/08/30
DAシンポジウム2016最優秀ポスター発表賞 DAシンポジウム実行委員会
IEEE SSCS Japan Chapter VDEC Design Award IEEE SSCS Japan Chapter VDEC Design Award IEEE IEEE 2016/08/25
山下記念研究賞 IPSJ Yamashita SIG Research Award 情報処理学会 IPSJ 2017/03/16
学生研究奨励賞 IEEE Kansai Section Student Paper Award IEEE IEEE 2016/02/02
DAシンポジウム2015優秀発表学生賞 情報処理学会システムLSI設計技術研究会 2016/09/14
VLD Excellent Student Author Award for ASP-DAC 2015 VLD Excellent Student Author Award for ASP-DAC 2015 電子情報通信学会 IEICE 2015/03/03
DAシンポジウム2014優秀発表学生賞 情報処理学会システムLSI設計技術研究会 2015/08/26

  • <<
  • >>
  • 表示
外部資金：競争的資金 (科学研究費補助金)
種別 代表/分担 テーマ(日本語) テーマ(英語) 期間
若手研究 代表 ニアスレッショルド回路の演算効率を最大化する近似コンピューティング基盤の創出 2020/04/01〜2023/03/31
基盤研究(B) 分担 光と電子が密に融合する集積回路のアーキテクチャと設計技術 2020/04/01〜2023/03/31
研究活動スタート支援 代表 最小のエネルギーでプロセッサを稼働させるリアルタイム電圧制御システムの構築 （2019年度分） 2019/04/01〜2020/03/31
研究活動スタート支援 代表 最小のエネルギーでプロセッサを稼働させるリアルタイム電圧制御システムの構築 Development of a Real-Time Voltage Scaling System Enabling Minimum Energy Point Operation of Processors 2018/08/24〜2020/03/31
基盤研究(A) 分担 自律的に最小エネルギー動作を実現する集積回路設計技術 LSI Design Method for Minimum Energy Operation 2016/04/01〜2020/03/31
特別研究員奨励費 代表 高ディペンダビリティと高エネルギー効率を両立するコンピューティング基盤の構築 2016/04/22〜2019/03/31
外部資金：競争的資金 (科学研究費補助金以外)
制度名 代表者名 研究課題(日本語) 研究課題(英語) 期間
JSTさきがけ 塩見 準 光集積回路で切り拓く次世代セキュアコンピューティング基盤 2020/11/01〜2024/03/31
JSTさきがけ 特定課題調査 塩見 準 光集積回路によるサイドチャネル攻撃耐性の実現に関する検討 2019/10/01〜2020/03/31
JST CREST 納富 雅也 集積ナノフォトニクスによる超低レイテンシ光演算技術の研究 2015/10/01〜2021/03/31
担当科目
講義名(日本語) 講義名(英語) 開講期 学部/研究科 年度
電気電子工学実習 Advanced Practice of Electrical and Electronic Engineering 後期 工学部 2020/04/01〜2021/03/31
電気電子工学実習 Advanced Practice of Electrical and Electronic Engineering 後期 工学部 2019/04/01〜2020/03/31
電気電子工学実習 Advanced Practice of Electrical and Electronic Engineering 後期 工学部 2018/04/01〜2019/03/31
電気電子工学実習 Advanced Practice of Electrical and Electronic Engineering 後期 工学部 2020/04〜2021/03
部局運営（役職等）
役職名 期間
図書WG委員 2019/04/01〜2020/03/31
学会活動：編集委員歴
学会名(日本語) 学会名(英語) ジャーナル名(日本語) ジャーナル名(英語) 役職名 期間
電子情報通信学会 IEICE Electronics Express Electronics Express 英文論文誌編集委員 2020/06/04〜2023/06/07
学会活動：査読委員歴
学会名(日本語) 学会名(英語) ジャーナル名(日本語) ジャーナル名(英語) 期間
第25回アジア南太平洋設計自動化会議 (ASP-DAC 2020） 25th Asia and South Pacific Design Automation Conference (ASP-DAC 2020) 2019〜
第24回アジア南太平洋設計自動化会議 (ASP-DAC 2019） 24th Asia and South Pacific Design Automation Conference (ASP-DAC 2019) 2018〜
その他活動：その他
活動名 内容 期間
東京大学大学院工学系研究科附属システムデザイン研究センター(d.lab, 旧VDEC) 客員研究員 2020/04/01〜
情報処理学会 IPSJ-ONE 2020 企画・実施委員会 2019/04/〜2020/03/
第13回ICTイノベーション 実行委員 2018〜2019
Counselor, IEEE Student Branch at Kyoto University 2018/04/01〜2019/12/
VLSI Design and Education Center (VDEC) 協力教員 2018/04/01〜2020/03/31
IEEE Kansai Section Student Activities Committee (SAC) Member 2018/04/〜2019/12/
IEEE Kansai Section Young Professional Affinity Group (YP) Member 2019〜
第14回ICTイノベーション 実行委員 2019〜2020

前のページへ戻る

このページのTOPへ