佐藤高史

最終更新日時: 2021/12/21 18:25:55

氏名(漢字／フリガナ／アルファベット表記)

佐藤高史／サトウタカシ／Sato, Takashi

所属部署・職名(部局／所属／講座等／職名)

情報学研究科／通信情報システム専攻集積システム工学講座／教授

学部兼担

部局	所属	講座等	職名
工学部	工学部	電気電子工学科

連絡先住所

種別	住所(日本語)	住所(英語)
職場	〒606-8501 京都市左京区吉田本町	36-1 Yoshida-Hommachi, Sakyo-ku, Kyoto 606-8501 JAPAN

連絡先電話番号

種別	番号
職場

取得学位

学位名(日本語)	学位名(英語)	大学(日本語)	大学(英語)	取得区分
工学修士		早稲田大学
博士（情報学）		京都大学

プロフィール

(日本語)
京都大学大学院情報学研究科博士課程修了。博士(情報学)。日立製作所、ルネサステクロノジ、東京工業大学を経て、2009 年より京都大学大学院情報学研究科 (通信情報システム専攻) 教授。この間、カリフォルニア大学バークレー校客員研究員。専門は集積回路工学。特に、微細集積回路のためのばらつき考慮回路設計技術と回路最適化技術。IEEE, ACM, 電子情報通信学会会員。
(英語)
Takashi Sato was with Hitachi, Ltd., Tokyo, Japan from 1991 to 2003, with Renesas Technology Corp., Tokyo, Japan from 2003 to 2006, and with Tokyo Institute of Technology, Yokohama, Japan. In 2009, he joined the Graduate School of informatics, Kyoto University, Kyoto, Japan, where he is currently a professor. He was a visiting industrial fellow at the University of California, Berkeley from 1998 to 1999. His research interests include modeling and CAD for nanometer-scale circuit design, fabrication-aware design methodology, and performance optimization for variation tolerance. Dr. Sato is a member of Institute of Electrical and Electronics Engineers (IEEE), the Association for Computing Machinery (ACM), and Institute of Electronics, Information and Communication Engineers (IEICE).

個人ホームページ

URL
https://vlsi.cce.i.kyoto-u.ac.jp/
https://www.pass.cce.i.kyoto-u.ac.jp/

ORCID ID

https://orcid.org/0000-0002-1577-8259

researchmap URL

https://researchmap.jp/s-takashi

研究テーマ

(日本語)
集積システムの設計、統計的解析と最適化

研究概要

(日本語)
・集積回路の物理設計および最適化・信頼性考慮回路設計手法・ばらつき考慮回路設計手法・ハードウェアセキュリティ・パワーデバイスのモデリング・新概念コンピューティング
(英語)
Physical design and optimization of integrated circuits, Reliability-aware circuit design, Variability-aware circuit design, Hardware security, Power device modeling and characterization, Emerging computing

論文

著者	著者(日本語)	著者(英語)	タイトル	タイトル(日本語)	タイトル(英語)	書誌情報等	書誌情報等(日本語)	書誌情報等(英語)	出版年月	査読の有無	記述言語	掲載種別	公開
Michihiro Shintani, Aoi Ueda, Takashi Sato	Michihiro Shintani, Aoi Ueda, Takashi Sato	Michihiro Shintani, Aoi Ueda, Takashi Sato	Accelerating Parameter Extraction of Power MOSFET Models Using Automatic Differentiation	Accelerating Parameter Extraction of Power MOSFET Models Using Automatic Differentiation	Accelerating Parameter Extraction of Power MOSFET Models Using Automatic Differentiation	IEEE Transactions on Power Electronics (TPEL), 37, 3, 2970-2980	IEEE Transactions on Power Electronics (TPEL), 37, 3, 2970-2980	IEEE Transactions on Power Electronics (TPEL), 37, 3, 2970-2980	2022/03	有	英語	研究論文(学術雑誌)	公開
Ogasahara, Yasuhiro, Kuribara, Kazunori, Oshima, Kunihiro, Qin, Zhaoxing, Sato, Takashi	Ogasahara, Yasuhiro, Kuribara, Kazunori, Oshima, Kunihiro, Qin, Zhaoxing, Sato, Takashi	Ogasahara, Yasuhiro, Kuribara, Kazunori, Oshima, Kunihiro, Qin, Zhaoxing, Sato, Takashi	Yield and leakage current of organic thin-film transistor logic gates toward reliable and low-power operation of large-scale logic circuits for IoT nodes	Yield and leakage current of organic thin-film transistor logic gates toward reliable and low-power operation of large-scale logic circuits for IoT nodes	Yield and leakage current of organic thin-film transistor logic gates toward reliable and low-power operation of large-scale logic circuits for IoT nodes	Japanese Journal of Applied Physics	Japanese Journal of Applied Physics	Japanese Journal of Applied Physics	2022/01	有	英語	研究論文(学術雑誌)	公開
Song Bian, Dur E Shahwar Kundi, Kazuma Hirozawa, Weiqiang Liu, Takashi Sato	Song Bian, Dur E Shahwar Kundi, Kazuma Hirozawa, Weiqiang Liu, Takashi Sato	Song Bian, Dur E Shahwar Kundi, Kazuma Hirozawa, Weiqiang Liu, Takashi Sato	APAS: Application-Specific Accelerators for RLWE-based Homomorphic Linear Transformations	APAS: Application-Specific Accelerators for RLWE-based Homomorphic Linear Transformations	APAS: Application-Specific Accelerators for RLWE-based Homomorphic Linear Transformations	IEEE Transactions on Information Forensics & Security (TIFS), 1-16	IEEE Transactions on Information Forensics & Security (TIFS), 1-16	IEEE Transactions on Information Forensics & Security (TIFS), 1-16	2021/11	有	英語	研究論文(学術雑誌)	公開
Zhaoxing Qin, Song Bian, Kazunori Kuribara, Takashi Sato	Zhaoxing Qin, Song Bian, Kazunori Kuribara, Takashi Sato	Zhaoxing Qin, Song Bian, Kazunori Kuribara, Takashi Sato	Stable Organic SRAM Cell with p-type Access Transistors	Stable Organic SRAM Cell with p-type Access Transistors	Stable Organic SRAM Cell with p-type Access Transistors	Japanese Journal of Applied Physics (JJAP), 60, SB, SBBG04-SBBG04	Japanese Journal of Applied Physics (JJAP), 60, SB, SBBG04-SBBG04	Japanese Journal of Applied Physics (JJAP), 60, SB, SBBG04-SBBG04	2021/02	有	英語	研究論文(学術雑誌)	公開
Kunihiro Oshima, Song Bian, Kazunori Kuribara, Takashi Sato	Kunihiro Oshima, Song Bian, Kazunori Kuribara, Takashi Sato	Kunihiro Oshima, Song Bian, Kazunori Kuribara, Takashi Sato	Separation of Bias Stress Degradation Factors in Organic Thin-film Transistors	Separation of Bias Stress Degradation Factors in Organic Thin-film Transistors	Separation of Bias Stress Degradation Factors in Organic Thin-film Transistors	Japanese Journal of Applied Physics (JJAP), 60, SB, SBBG06-SBBG06	Japanese Journal of Applied Physics (JJAP), 60, SB, SBBG06-SBBG06	Japanese Journal of Applied Physics (JJAP), 60, SB, SBBG06-SBBG06	2021/02	有	英語	研究論文(学術雑誌)	公開
Kyohei Shimozato, Yohei Nakamura, Song Bian, Takashi Sato	Kyohei Shimozato, Yohei Nakamura, Song Bian, Takashi Sato	Kyohei Shimozato, Yohei Nakamura, Song Bian, Takashi Sato	An Electrothermal Compact Model of SiC MOSFETs for Analyzing Avalanche Failure Mechanism	An Electrothermal Compact Model of SiC MOSFETs for Analyzing Avalanche Failure Mechanism	An Electrothermal Compact Model of SiC MOSFETs for Analyzing Avalanche Failure Mechanism	Japanese Journal of Applied Physics (JJAP), 60, SB, SBBD11-SBBD11	Japanese Journal of Applied Physics (JJAP), 60, SB, SBBD11-SBBD11	Japanese Journal of Applied Physics (JJAP), 60, SB, SBBD11-SBBD11	2021/02	有	英語	研究論文(学術雑誌)	公開
Zhaoxing Qin, Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, Takashi Sato	Zhaoxing Qin, Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, Takashi Sato	Zhaoxing Qin, Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, Takashi Sato	Organic Current Mirror PUF for Improved Stability against Device Aging	Organic Current Mirror PUF for Improved Stability against Device Aging	Organic Current Mirror PUF for Improved Stability against Device Aging	IEEE Sensors Journal, 20, 14, 7569-7568	IEEE Sensors Journal, 20, 14, 7569-7568	IEEE Sensors Journal, 20, 14, 7569-7568	2020/07	有	英語	研究論文(学術雑誌)	公開
Michihiro Shintani, Michiaki Saito, Kazunori Kuribara, Yasuhiro Ogasahara, Takashi Sato	Michihiro Shintani, Michiaki Saito, Kazunori Kuribara, Yasuhiro Ogasahara, Takashi Sato	Michihiro Shintani, Michiaki Saito, Kazunori Kuribara, Yasuhiro Ogasahara, Takashi Sato	Measurement and Modeling of Ambient-air-induced Degradation in Organic Thin-film Transistor	Measurement and Modeling of Ambient-air-induced Degradation in Organic Thin-film Transistor	Measurement and Modeling of Ambient-air-induced Degradation in Organic Thin-film Transistor	IEEE Transactions on Semiconductor Manufacturing (TSM), 33, 2, 216-223	IEEE Transactions on Semiconductor Manufacturing (TSM), 33, 2, 216-223	IEEE Transactions on Semiconductor Manufacturing (TSM), 33, 2, 216-223	2020/05	有	英語	研究論文(学術雑誌)	公開
H. Tsukamoto, M. Shintani, T. Sato	H. Tsukamoto, M. Shintani, T. Sato	Hiroki Tsukamoto, Michihiro Shintani, Takashi Sato	Statistical Extraction of Normally and Lognormally Distributed Model Parameters for Power MOSFETs	Statistical Extraction of Normally and Lognormally Distributed Model Parameters for Power MOSFETs	Statistical Extraction of Normally and Lognormally Distributed Model Parameters for Power MOSFETs	IEEE Transactions on Semiconductor Manufacturing (TSM), 33, 2, 150-158	IEEE Transactions on Semiconductor Manufacturing (TSM), 33, 2, 150-158	IEEE Transactions on Semiconductor Manufacturing (TSM), 33, 2, 150-158	2020/05	有	英語	研究論文(学術雑誌)	公開
Y. Zheng, X. Zhao, T. Sato, Y. Cao, C.-H. Chang	Y. Zheng, X. Zhao, T. Sato, Y. Cao, C.-H. Chang	Y. Zheng, X. Zhao, T. Sato, Y. Cao, C.-H. Chang	Ed-PUF: Event Driven Physical Unclonable Function for Camera Authentication in Reactive Monitoring System	Ed-PUF: Event Driven Physical Unclonable Function for Camera Authentication in Reactive Monitoring System	Ed-PUF: Event Driven Physical Unclonable Function for Camera Authentication in Reactive Monitoring System	IEEE Transactions on Information Forensics and Security (TIFS), 2824-2839	IEEE Transactions on Information Forensics and Security (TIFS), 2824-2839	IEEE Transactions on Information Forensics and Security (TIFS), 2824-2839	2020/03	有	英語	研究論文(学術雑誌)	公開
K. Oshima, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	K. Oshima, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	K. Oshima, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	Recovery-aware Bias-stress Degradation Model for Organic Thin-film Transistors Considering Drain and Gate Bias Voltages	Recovery-aware Bias-stress Degradation Model for Organic Thin-film Transistors Considering Drain and Gate Bias Voltages	Recovery-aware Bias-stress Degradation Model for Organic Thin-film Transistors Considering Drain and Gate Bias Voltages	Japanese Journal of Applied Physics (JJAP), 59, SG, SGGG08-1-SGGG08-8	Japanese Journal of Applied Physics (JJAP), 59, SG, SGGG08-1-SGGG08-8	Japanese Journal of Applied Physics (JJAP), 59, SG, SGGG08-1-SGGG08-8	2020/02	有	英語	研究論文(学術雑誌)	公開
C. Cook, H. Zhao, T. Sato, M. Hiromoto, S. Tan	C. Cook, H. Zhao, T. Sato, M. Hiromoto, S. Tan	C. Cook, H. Zhao, T. Sato, M. Hiromoto, S. Tan	GPU-based Ising Computing for Solving Max-cut Combinatorial Optimization Problems	GPU-based Ising Computing for Solving Max-cut Combinatorial Optimization Problems	GPU-based Ising Computing for Solving Max-cut Combinatorial Optimization Problems (accepted)	Integration, the VLSI Journal, 69, 12, 335-344	Integration, the VLSI Journal, 69, 12, 335-344	Integration, the VLSI Journal, 69, 12, 335-344	2019/12	有	英語	研究論文(学術雑誌)	公開
S. Bian, M. Hiromoto, T. Sato	S. Bian, M. Hiromoto, T. Sato	S. Bian, M. Hiromoto, T. Sato	Hardware-accelerated Secured Naive Bayesian Filter Based on Partially Homomorphic Encryption	Hardware-accelerated Secured Naive Bayesian Filter Based on Partially Homomorphic Encryption	Hardware-accelerated Secured Naive Bayesian Filter Based on Partially Homomorphic Encryption	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 2, 430-439	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 2, 430-439	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E102-A, 2, 430-439	2019/02	有	英語	研究論文(学術雑誌)	公開
Y. Ogasahara, K. Kuribara, M. Shintani, T. Sato	Y. Ogasahara, K. Kuribara, M. Shintani, T. Sato	Y. Ogasahara, K. Kuribara, M. Shintani, T. Sato	Feasibility of a Low-power, Low-voltage Complementary Organic Thin Film Transistor Buskeeper Physical Unclonable Function	Feasibility of a Low-power, Low-voltage Complementary Organic Thin Film Transistor Buskeeper Physical Unclonable Function	Feasibility of a Low-power, Low-voltage Complementary Organic Thin Film Transistor Buskeeper Physical Unclonable Function	Japanese Journal of Applied Physics (JJAP), 58, SB, SBBG03-SBBG03	Japanese Journal of Applied Physics (JJAP), 58, SB, SBBG03-SBBG03	Japanese Journal of Applied Physics (JJAP), 58, SB, SBBG03-SBBG03	2019/01	有	英語	研究論文(学術雑誌)	公開
M. Shintani, Y. Nakamura, K. Oishi, M. Hiromoto, T. Hikihara, T. Sato	M. Shintani, Y. Nakamura, K. Oishi, M. Hiromoto, T. Hikihara, T. Sato	M. Shintani, Y. Nakamura, K. Oishi, M. Hiromoto, T. Hikihara, T. Sato	Surface-potential-based Silicon Carbide Power MOSFET Model for Circuit Simulation	Surface-potential-based Silicon Carbide Power MOSFET Model for Circuit Simulation	Surface-potential-based Silicon Carbide Power MOSFET Model for Circuit Simulation	IEEE Transactions on Power Electronics (TPEL), 33, 12, 10774-10783	IEEE Transactions on Power Electronics (TPEL), 33, 12, 10774-10783	IEEE Transactions on Power Electronics (TPEL), 33, 12, 10774-10783	2018/12	有	英語	研究論文(学術雑誌)	公開
M. Hiromoto, M. Yoshinaga, T. Sato	M. Hiromoto, M. Yoshinaga, T. Sato	M. Hiromoto, M. Yoshinaga, T. Sato	MRO-PUF: Physically Unclonable Function With Enhanced Resistance Against Machine Learning Attacks Utilizing Instantaneous Output of Ring Oscillator	MRO-PUF: Physically Unclonable Function With Enhanced Resistance Against Machine Learning Attacks Utilizing Instantaneous Output of Ring Oscillator	MRO-PUF: Physically Unclonable Function With Enhanced Resistance Against Machine Learning Attacks Utilizing Instantaneous Output of Ring Oscillator	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E101-A, 7, 1035-1044	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E101-A, 7, 1035-1044	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E101-A, 7, 1035-1044	2018/07	有	英語	研究論文(学術雑誌)	公開
S. Yamamori, M. Hiromoto, T. Sato	S. Yamamori, M. Hiromoto, T. Sato	S. Yamamori, M. Hiromoto, T. Sato	Efficient Mini-batch Training on Memristor Neural Network Integrating Gradient Calculation and Weight Update	Efficient Mini-batch Training on Memristor Neural Network Integrating Gradient Calculation and Weight Update	Efficient Mini-batch Training on Memristor Neural Network Integrating Gradient Calculation and Weight Update	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E101-A, 7, 1092-1100	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E101-A, 7, 1092-1100	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E101-A, 7, 1092-1100	2018/07	有	英語	研究論文(学術雑誌)	公開
R. Zhou, M. Shintani, M. Hiromoto, T. Sato	R. Zhou, M. Shintani, M. Hiromoto, T. Sato	R. Zhou, M. Shintani, M. Hiromoto, T. Sato	Modeling of Interelectrode Parasitic Elements of V-groove SiC MOSFET	Modeling of Interelectrode Parasitic Elements of V-groove SiC MOSFET	Modeling of Interelectrode Parasitic Elements of V-groove SiC MOSFET	Nonlinear Theory and Its Applications, IEICE, 9, 3, 344-357	Nonlinear Theory and Its Applications, IEICE, 9, 3, 344-357	Nonlinear Theory and Its Applications, IEICE, 9, 3, 344-357	2018/07	有	英語	研究論文(学術雑誌)	公開
Y. Tanaka, S. Bian, M. Hiromoto, T. Sato	Y. Tanaka, S. Bian, M. Hiromoto, T. Sato	Y. Tanaka, S. Bian, M. Hiromoto, T. Sato	Coin Flipping PUF: A Novel PUF With Improved Resistance Against Machine Learning Attacks	Coin Flipping PUF: A Novel PUF With Improved Resistance Against Machine Learning Attacks	Coin Flipping PUF: A Novel PUF With Improved Resistance Against Machine Learning Attacks	IEEE Transactions on Circuits and Systems--II: Express Briefs (TCASII), 65, 5, 602-606	IEEE Transactions on Circuits and Systems--II: Express Briefs (TCASII), 65, 5, 602-606	IEEE Transactions on Circuits and Systems--II: Express Briefs (TCASII), 65, 5, 602-606	2018/05	有	英語	研究論文(学術雑誌)	公開
M. Shintani, Z. Qin, K. Kuribara, Y. Ogasahara, M. Hiromoto, T. Sato	M. Shintani, Z. Qin, K. Kuribara, Y. Ogasahara, M. Hiromoto, T. Sato	M. Shintani, Z. Qin, K. Kuribara, Y. Ogasahara, M. Hiromoto, T. Sato	Mechanically and Electrically Robust Metal-mask Design for Organic CMOS Circuits	Mechanically and Electrically Robust Metal-mask Design for Organic CMOS Circuits	Mechanically and Electrically Robust Metal-mask Design for Organic CMOS Circuits	Japanese Journal of Applied Physics (JJAP), 57, 4S, 04FL05-04FL05	Japanese Journal of Applied Physics (JJAP), 57, 4S, 04FL05-04FL05	Japanese Journal of Applied Physics (JJAP), 57, 4S, 04FL05-04FL05	2018/03	有	英語	研究論文(学術雑誌)	公開
H. Gyoten, M. Hiromoto, T. Sato	H. Gyoten, M. Hiromoto, T. Sato	H. Gyoten, M. Hiromoto, T. Sato	Area Efficient Annealing Processor for Ising Model Without Random Number Generator	Area Efficient Annealing Processor for Ising Model Without Random Number Generator	Area Efficient Annealing Processor for Ising Model Without Random Number Generator	IEICE Transactions on Information and Systems, E101-D, 2, 314-323	IEICE Transactions on Information and Systems, E101-D, 2, 314-323	IEICE Transactions on Information and Systems, E101-D, 2, 314-323	2018/02	有	英語	研究論文(学術雑誌)	公開
Y. Fujita, M. Hiromoto, T. Sato	Y. Fujita, M. Hiromoto, T. Sato	Y. Fujita, M. Hiromoto, T. Sato	PARHELIA: Particle-filter-based Heart Rate Estimation from Photoplethysmographic Signals During Physical Exercise	PARHELIA: Particle-filter-based Heart Rate Estimation from Photoplethysmographic Signals During Physical Exercise	PARHELIA: Particle-filter-based Heart Rate Estimation from Photoplethysmographic Signals During Physical Exercise	IEEE Transactions on Bio-Medical Engineering, 65, 1, 189-198	IEEE Transactions on Bio-Medical Engineering, 65, 1, 189-198	IEEE Transactions on Bio-Medical Engineering, 65, 1, 189-198	2018/01	有	英語	研究論文(学術雑誌)	公開
S. Bian, S. Morita, M. Shintani, H. Awano, M. Hiromoto, T. Sato	S. Bian, S. Morita, M. Shintani, H. Awano, M. Hiromoto, T. Sato	S. Bian, S. Morita, M. Shintani, H. Awano, M. Hiromoto, T. Sato	Identification and Application of Invariant Critical Paths Under NBTI Degradation	Identification and Application of Invariant Critical Paths Under NBTI Degradation	Identification and Application of Invariant Critical Paths Under NBTI Degradation	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100-A, 12, 2797-2806	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100-A, 12, 2797-2806	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100-A, 12, 2797-2806	2017/12	有	英語	研究論文(学術雑誌)	公開
H. Awano, T. Sato	H. Awano, T. Sato	H. Awano, T. Sato	Efficient Aging-aware Failure Probability Estimation Using Augmented Reliability and Subset Simulation	Efficient Aging-aware Failure Probability Estimation Using Augmented Reliability and Subset Simulation	Efficient Aging-aware Failure Probability Estimation Using Augmented Reliability and Subset Simulation	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100-A, 12, 2807-2815	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100-A, 12, 2807-2815	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100-A, 12, 2807-2815	2017/12	有	英語	研究論文(学術雑誌)	公開
A. Mohanty, K. Sutaria, H. Awano, T. Sato, Y. Cao	A. Mohanty, K. Sutaria, H. Awano, T. Sato, Y. Cao	A. Mohanty, K. Sutaria, H. Awano, T. Sato, Y. Cao	RTN in Scaled Transistors for On-chip Random Seed Generation	RTN in Scaled Transistors for On-chip Random Seed Generation	RTN in Scaled Transistors for On-chip Random Seed Generation	IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 25, 8, 2248-2257	IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 25, 8, 2248-2257	IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 25, 8, 2248-2257	2017/08	有	英語	研究論文(学術雑誌)	公開
S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	Utilization of Path-clustering in Efficient Stress-control Gate Replacement for NBTI Mitigation	Utilization of Path-clustering in Efficient Stress-control Gate Replacement for NBTI Mitigation	Utilization of Path-clustering in Efficient Stress-control Gate Replacement for NBTI Mitigation	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100-A, 7, 1464-1472	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100-A, 7, 1464-1472	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E100-A, 7, 1464-1472	2017/07	有	英語	研究論文(学術雑誌)	公開
H. Awano, S. Morita, T. Sato	H. Awano, S. Morita, T. Sato	H. Awano, S. Morita, T. Sato	Scalable Device Array for Statistical Characterization of BTI-related Parameters	Scalable Device Array for Statistical Characterization of BTI-related Parameters	Scalable Device Array for Statistical Characterization of BTI-related Parameters	IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 25, 4, 1455-1466	IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 25, 4, 1455-1466	IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 25, 4, 1455-1466	2017/04	有	英語	研究論文(学術雑誌)	公開
M. Shintani, Y. Nakamura, M. Hiromoto, T. Hikihara, T. Sato	M. Shintani, Y. Nakamura, M. Hiromoto, T. Hikihara, T. Sato	M. Shintani, Y. Nakamura, M. Hiromoto, T. Hikihara, T. Sato	Measurement and Modeling of Gate-drain Capacitance of Silicon Carbide Vertical Double-diffused MOSFET	Measurement and Modeling of Gate-drain Capacitance of Silicon Carbide Vertical Double-diffused MOSFET	Measurement and Modeling of Gate-drain Capacitance of Silicon Carbide Vertical Double-diffused MOSFET	Japanese Journal of Applied Physics (JJAP), 56, 4S, 04CR07-04CR07	Japanese Journal of Applied Physics (JJAP), 56, 4S, 04CR07-04CR07	Japanese Journal of Applied Physics (JJAP), 56, 4S, 04CR07-04CR07	2017/03	有	英語	研究論文(学術雑誌)	公開
M. Shintani, T. Uezono, K. Hatayama, K. Masu, T. Sato	M. Shintani, T. Uezono, K. Hatayama, K. Masu, T. Sato	M. Shintani, T. Uezono, K. Hatayama, K. Masu, T. Sato	Path Clustering for Test Pattern Reduction of Variation-aware Adaptive Path Delay Testing	Path Clustering for Test Pattern Reduction of Variation-aware Adaptive Path Delay Testing	Path Clustering for Test Pattern Reduction of Variation-aware Adaptive Path Delay Testing	Journal of Electronic Testing: Theory and Applications (JETTA), 32, 5, 601-609	Journal of Electronic Testing: Theory and Applications (JETTA), 32, 5, 601-609	Journal of Electronic Testing: Theory and Applications (JETTA), 32, 5, 601-609	2016/10	有	英語	研究論文(学術雑誌)	公開
Motoki Yoshinaga, Hiromitsu Awano, Masayuki Hiromoto, Takashi Sato	Motoki Yoshinaga, Hiromitsu Awano, Masayuki Hiromoto, Takashi Sato	Motoki Yoshinaga, Hiromitsu Awano, Masayuki Hiromoto, Takashi Sato	Physically unclonable function using RTN-induced delay fluctuation in ring oscillators	Physically unclonable function using RTN-induced delay fluctuation in ring oscillators	Physically unclonable function using RTN-induced delay fluctuation in ring oscillators	Proceedings - IEEE International Symposium on Circuits and Systems, 2016-, 2619-2622	Proceedings - IEEE International Symposium on Circuits and Systems, 2016-, 2619-2622	Proceedings - IEEE International Symposium on Circuits and Systems, 2016-, 2619-2622	2016/07/29	有	英語	研究論文(国際会議プロシーディングス)	公開
H. Awano, M. Hiromoto, T. Sato	H. Awano, M. Hiromoto, T. Sato	H. Awano, M. Hiromoto, T. Sato	Efficient Aging-aware SRAM Failure Probability Calculation via Particle Filter-based Importance Sampling	Efficient Aging-aware SRAM Failure Probability Calculation via Particle Filter-based Importance Sampling	Efficient Aging-aware SRAM Failure Probability Calculation via Particle Filter-based Importance Sampling	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E99-A, 7, 1390-1399	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E99-A, 7, 1390-1399	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E99-A, 7, 1390-1399	2016/07	有	英語	研究論文(学術雑誌)	公開
S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Bian, M. Shintani, M. Hiromoto, T. Sato	Fast Estimation of NBTI-induced Delay Degradation Based on Signal Probability	Fast Estimation of NBTI-induced Delay Degradation Based on Signal Probability	Fast Estimation of NBTI-induced Delay Degradation Based on Signal Probability	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E99-A, 7, 1400-1409	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E99-A, 7, 1400-1409	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E99-A, 7, 1400-1409	2016/07	有	英語	研究論文(学術雑誌)	公開
Takashi Sato, Hidetoshi Onodera		Takashi Sato, Hidetoshi Onodera	Circuit Aging - Measurement Techniques	Circuit Aging - Measurement Techniques	Circuit Aging - Measurement Techniques	IEEE International Reliability Physics Symposium, Monday Tutorial, TU2-6	IEEE International Reliability Physics Symposium, Monday Tutorial, TU2-6	IEEE International Reliability Physics Symposium, Monday Tutorial, TU2-6	2016/04		英語	研究論文(研究会、シンポジウム資料等)	公開
T. Imagawa, M. Hiromoto, H. Ochi, T. Sato	T. Imagawa, M. Hiromoto, H. Ochi, T. Sato	T. Imagawa, M. Hiromoto, H. Ochi, T. Sato	An Error Correction Scheme Through Time Redundancy for Enhancing Persistent Soft-error Tolerance of CGRAs	An Error Correction Scheme Through Time Redundancy for Enhancing Persistent Soft-error Tolerance of CGRAs	An Error Correction Scheme Through Time Redundancy for Enhancing Persistent Soft-error Tolerance of CGRAs	IEICE Transactions on Electronics, E98-C, 7, 741-750	IEICE Transactions on Electronics, E98-C, 7, 741-750	IEICE Transactions on Electronics, E98-C, 7, 741-750	2015/07	有	英語	研究論文(学術雑誌)	公開
Michihiro Shintani, Takashi Sato	Michihiro Shintani, Takashi Sato	Michihiro Shintani, Takashi Sato	Sensorless estimation of global device-parameters based on F<inf>max</inf> testing	Sensorless estimation of global device-parameters based on F<inf>max</inf> testing	Sensorless estimation of global device-parameters based on F<inf>max</inf> testing	IEEE/ACM International Conference on Computer-Aided Design, Digest of Technical Papers, ICCAD, 2015-, January, 498-503	IEEE/ACM International Conference on Computer-Aided Design, Digest of Technical Papers, ICCAD, 2015-, January, 498-503	IEEE/ACM International Conference on Computer-Aided Design, Digest of Technical Papers, ICCAD, 2015-, January, 498-503	2015/01/05	有	英語	研究論文(国際会議プロシーディングス)	公開
Takashi Sato, Hiromitsu Awano	Takashi Sato, Hiromitsu Awano	Takashi Sato, Hiromitsu Awano	On-chip characterization of statistical device degradation	On-chip characterization of statistical device degradation	On-chip characterization of statistical device degradation	Circuit Design for Reliability, 69-92	Circuit Design for Reliability, 69-92	Circuit Design for Reliability, 69-92	2015/01/01	有	英語		公開
H. Shimizu, H. Awano, M. Hiromoto, T. Sato	H. Shimizu, H. Awano, M. Hiromoto, T. Sato	H. Shimizu, H. Awano, M. Hiromoto, T. Sato	Automation of Model Parameter Estimation for Random Telegraph Noise	Automation of Model Parameter Estimation for Random Telegraph Noise	Automation of Model Parameter Estimation for Random Telegraph Noise	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E97-A, 12, 2383-2392	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E97-A, 12, 2383-2392	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E97-A, 12, 2383-2392	2014/12	有	英語	研究論文(学術雑誌)	公開
H. Awano, M. Hiromoto, T. Sato	H. Awano, M. Hiromoto, T. Sato	H. Awano, M. Hiromoto, T. Sato	BTIarray: A Time-overlapping Transistor Array for Efficient Statistical Characterization of Bias Temperature Instability	BTIarray: A Time-overlapping Transistor Array for Efficient Statistical Characterization of Bias Temperature Instability	BTIarray: A Time-overlapping Transistor Array for Efficient Statistical Characterization of Bias Temperature Instability	IEEE Transactions on Device and Materials Reliability, 14, 3, 833-843	IEEE Transactions on Device and Materials Reliability, 14, 3, 833-843	IEEE Transactions on Device and Materials Reliability, 14, 3, 833-843	2014/09	有	英語	研究論文(学術雑誌)	公開
M. Shintani, T. Sato	M. Shintani, T. Sato	M. Shintani, T. Sato	IDDQ Outlier Screening Through Two-phase Approach: Clustering-based Filtering and Estimation-based Current-threshold Determination	IDDQ Outlier Screening Through Two-phase Approach: Clustering-based Filtering and Estimation-based Current-threshold Determination	IDDQ Outlier Screening Through Two-phase Approach: Clustering-based Filtering and Estimation-based Current-threshold Determination	IEICE Transactions on Information and Systems, E97-D, 8, 2095-2104	IEICE Transactions on Information and Systems, E97-D, 8, 2095-2104	IEICE Transactions on Information and Systems, E97-D, 8, 2095-2104	2014/08	有	英語	研究論文(学術雑誌)	公開
Ketul B. Sutaria, Jyothi B. Velamala, Venkatesa Ravi, Gilson Wirth, Takashi Sato, Yu Cao	Ketul B. Sutaria, Jyothi B. Velamala, Venkatesa Ravi, Gilson Wirth, Takashi Sato, Yu Cao	Ketul B. Sutaria, Jyothi B. Velamala, Venkatesa Ravi, Gilson Wirth, Takashi Sato, Yu Cao	Multilevel reliability simulation for IC design	Multilevel reliability simulation for IC design	Multilevel reliability simulation for IC design	Bias Temperature Instability for Devices and Circuits, 9781461479093, 719-749	Bias Temperature Instability for Devices and Circuits, 9781461479093, 719-749	Bias Temperature Instability for Devices and Circuits, 9781461479093, 719-749	2014/07/01	有	英語		公開
Gilson Wirth, Yu Cao, Jyothi B. Velamala, Ketul B. Sutaria, Takashi Sato	Gilson Wirth, Yu Cao, Jyothi B. Velamala, Ketul B. Sutaria, Takashi Sato	Gilson Wirth, Yu Cao, Jyothi B. Velamala, Ketul B. Sutaria, Takashi Sato	Charge trapping in MOSFETS: BTI and RTN modeling for circuits	Charge trapping in MOSFETS: BTI and RTN modeling for circuits	Charge trapping in MOSFETS: BTI and RTN modeling for circuits	Bias Temperature Instability for Devices and Circuits, 9781461479093, 751-782	Bias Temperature Instability for Devices and Circuits, 9781461479093, 751-782	Bias Temperature Instability for Devices and Circuits, 9781461479093, 751-782	2014/07/01	有	英語		公開
M. Shintani, T. Uezono, T. Takahashi, K. Hatayama, T. Aikyo, K. Masu, T. Sato	M. Shintani, T. Uezono, T. Takahashi, K. Hatayama, T. Aikyo, K. Masu, T. Sato	M. Shintani, T. Uezono, T. Takahashi, K. Hatayama, T. Aikyo, K. Masu, T. Sato	A Variability-aware Adaptive Test Flow for Test Quality Improvement	A Variability-aware Adaptive Test Flow for Test Quality Improvement	A Variability-aware Adaptive Test Flow for Test Quality Improvement	IEEE Transactions on Computer-Aided Design, 33, 7, 1056-1066	IEEE Transactions on Computer-Aided Design, 33, 7, 1056-1066	IEEE Transactions on Computer-Aided Design, 33, 7, 1056-1066	2014/07	有	英語	研究論文(学術雑誌)	公開
K. B. Sutaria, J. B. Velamala, C. Kim, T. Sato, Y. Cao	K. B. Sutaria, J. B. Velamala, C. Kim, T. Sato, Y. Cao	K. B. Sutaria, J. B. Velamala, C. Kim, T. Sato, Y. Cao	Aging Statistics Based on Trapping/detrapping: Compact Modeling and Silicon Validation	Aging Statistics Based on Trapping/detrapping: Compact Modeling and Silicon Validation	Aging Statistics Based on Trapping/detrapping: Compact Modeling and Silicon Validation	IEEE Transactions on Device and Materials Reliability, 14, 2, 607-615	IEEE Transactions on Device and Materials Reliability, 14, 2, 607-615	IEEE Transactions on Device and Materials Reliability, 14, 2, 607-615	2014/06	有	英語	研究論文(学術雑誌)	公開
S. Hagiwara, T. Date, K. Masu, T. Sato	S. Hagiwara, T. Date, K. Masu, T. Sato	S. Hagiwara, T. Date, K. Masu, T. Sato	Hypersphere Sampling for Accelerating High-dimension and Low-failure Probability Circuit-yield Analysis	Hypersphere Sampling for Accelerating High-dimension and Low-failure Probability Circuit-yield Analysis	Hypersphere Sampling for Accelerating High-dimension and Low-failure Probability Circuit-yield Analysis	IEICE Transactions on Electronics, E97-C, 4, 280-288	IEICE Transactions on Electronics, E97-C, 4, 280-288	IEICE Transactions on Electronics, E97-C, 4, 280-288	2014/04	有	英語	研究論文(学術雑誌)	公開
K. Yamanaga, R. Takahashi, S. Hagiwara, K. Masu, T. Sato	K. Yamanaga, R. Takahashi, S. Hagiwara, K. Masu, T. Sato	K. Yamanaga, R. Takahashi, S. Hagiwara, K. Masu, T. Sato	State-dependence of On-chip Power Distribution Network Capacitance	State-dependence of On-chip Power Distribution Network Capacitance	State-dependence of On-chip Power Distribution Network Capacitance	IEICE Transactions on Electronics, E97-C, 1, 77-84	IEICE Transactions on Electronics, E97-C, 1, 77-84	IEICE Transactions on Electronics, E97-C, 1, 77-84	2014/01	有	英語	研究論文(学術雑誌)	公開
佐藤高史, 橋本昌宜	佐藤高史, 橋本昌宜		経時劣化概説	経時劣化概説		日本信頼性学会誌, 35, 8, 457-458	日本信頼性学会誌, 35, 8, 457-458	, 35, 8, 457-458	2013/12	有	日本語	研究論文(学術雑誌)	公開
J. B. Velamala, K. B. Sutaria, H. Shimizu, H. Awano, T. Sato, G. Wirth, Y. Cao	J. B. Velamala, K. B. Sutaria, H. Shimizu, H. Awano, T. Sato, G. Wirth, Y. Cao	J. B. Velamala, K. B. Sutaria, H. Shimizu, H. Awano, T. Sato, G. Wirth, Y. Cao	Compact Modeling of Statistical BTI Under Trapping/detrapping	Compact Modeling of Statistical BTI Under Trapping/detrapping	Compact Modeling of Statistical BTI Under Trapping/detrapping	IEEE Transactions on Electron Devices, 60, 11, 3645-3654	IEEE Transactions on Electron Devices, 60, 11, 3645-3654	IEEE Transactions on Electron Devices, 60, 11, 3645-3654	2013/11	有	英語	研究論文(学術雑誌)	公開
T. Imagawa, H. Tsutsui, H. Ochi, T. Sato	T. Imagawa, H. Tsutsui, H. Ochi, T. Sato	T. Imagawa, H. Tsutsui, H. Ochi, T. Sato	A Cost-effective Selective TMR for Coarse-grained Reconfigurable Architectures Based on DFG-level Vulnerability Analysis	A Cost-effective Selective TMR for Coarse-grained Reconfigurable Architectures Based on DFG-level Vulnerability Analysis	A Cost-effective Selective TMR for Coarse-grained Reconfigurable Architectures Based on DFG-level Vulnerability Analysis	IEICE Transactions on Electronics, E96-C, 4, 454-462	IEICE Transactions on Electronics, E96-C, 4, 454-462	IEICE Transactions on Electronics, E96-C, 4, 454-462	2013/04	有	英語	研究論文(学術雑誌)	公開
H. Yuasa, H. Tsutsui, H. Ochi, T. Sato	H. Yuasa, H. Tsutsui, H. Ochi, T. Sato	H. Yuasa, H. Tsutsui, H. Ochi, T. Sato	Parallel Acceleration Scheme for Monte Carlo Based SSTA Using Generalized STA Processing Element	Parallel Acceleration Scheme for Monte Carlo Based SSTA Using Generalized STA Processing Element	Parallel Acceleration Scheme for Monte Carlo Based SSTA Using Generalized STA Processing Element	IEICE Transactions on Electronics, E96-C, 4, 473-481	IEICE Transactions on Electronics, E96-C, 4, 473-481	IEICE Transactions on Electronics, E96-C, 4, 473-481	2013/04	有	英語	研究論文(学術雑誌)	公開
M. Shintani, T. Sato	M. Shintani, T. Sato	M. Shintani, T. Sato	Device-parameter Estimation Through IDDQ Signatures	Device-parameter Estimation Through IDDQ Signatures	Device-parameter Estimation Through IDDQ Signatures	IEICE Transactions on Information and Systems, E96-D, 2, 303-313	IEICE Transactions on Information and Systems, E96-D, 2, 303-313	IEICE Transactions on Information and Systems, E96-D, 2, 303-313	2013/02	有	英語	研究論文(学術雑誌)	公開
J. Kawashima, H. Tsutsui, H. Ochi, T. Sato	J. Kawashima, H. Tsutsui, H. Ochi, T. Sato	J. Kawashima, H. Tsutsui, H. Ochi, T. Sato	A Variability-aware Energy-minimization Strategy for Subthreshold Circuits	A Variability-aware Energy-minimization Strategy for Subthreshold Circuits	A Variability-aware Energy-minimization Strategy for Subthreshold Circuits	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E95-A, 12, 2242-2250	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E95-A, 12, 2242-2250	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E95-A, 12, 2242-2250	2012/12	有	英語	研究論文(学術雑誌)	公開
T. Enami, T. Sato, M. Hashimoto	T. Enami, T. Sato, M. Hashimoto	T. Enami, T. Sato, M. Hashimoto	Power Distribution Network Optimization for Timing Improvement With Statistical Noise Model and Timing Analysis	Power Distribution Network Optimization for Timing Improvement With Statistical Noise Model and Timing Analysis	Power Distribution Network Optimization for Timing Improvement With Statistical Noise Model and Timing Analysis	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E95-A, 12, 2261-2271	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E95-A, 12, 2261-2271	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E95-A, 12, 2261-2271	2012/12	有	英語	研究論文(学術雑誌)	公開
H. Awano, H. Tsutsui, H. Ochi, T. Sato	H. Awano, H. Tsutsui, H. Ochi, T. Sato	H. Awano, H. Tsutsui, H. Ochi, T. Sato	Bayesian Estimation of Multi-trap RTN Parameters Using Markov Chain Monte Carlo Method	Bayesian Estimation of Multi-trap RTN Parameters Using Markov Chain Monte Carlo Method	Bayesian Estimation of Multi-trap RTN Parameters Using Markov Chain Monte Carlo Method	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E95-A, 12, 2272-2283	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E95-A, 12, 2272-2283	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E95-A, 12, 2272-2283	2012/12	有	英語	研究論文(学術雑誌)	公開
S. Hagiwara, K. Yamanaga, R. Takahashi, K. Masu, T. Sato	S. Hagiwara, K. Yamanaga, R. Takahashi, K. Masu, T. Sato	S. Hagiwara, K. Yamanaga, R. Takahashi, K. Masu, T. Sato	Linear Time Calculation of On-chip Power Distribution Network Capacitance Considering State-dependence	Linear Time Calculation of On-chip Power Distribution Network Capacitance Considering State-dependence	Linear Time Calculation of On-chip Power Distribution Network Capacitance Considering State-dependence	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E93-A, 12, 2409-2416	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E93-A, 12, 2409-2416	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E93-A, 12, 2409-2416	2010/12	有	英語	研究論文(学術雑誌)	公開
T. Imagawa, M. Hiromoto, H. Ochi, T. Sato	T. Imagawa, M. Hiromoto, H. Ochi, T. Sato	T. Imagawa, M. Hiromoto, H. Ochi, T. Sato	Reliability Evaluation Environment for Exploring Design Space of Coarse-grained Reconfigurable Architectures	Reliability Evaluation Environment for Exploring Design Space of Coarse-grained Reconfigurable Architectures	Reliability Evaluation Environment for Exploring Design Space of Coarse-grained Reconfigurable Architectures	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E93-A, 12, 2524-2532	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E93-A, 12, 2524-2532	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E93-A, 12, 2524-2532	2010/12	有	英語	研究論文(学術雑誌)	公開
K. Yamanaga, S. Amakawa, K. Masu, T. Sato	K. Yamanaga, S. Amakawa, K. Masu, T. Sato	K. Yamanaga, S. Amakawa, K. Masu, T. Sato	A Universal Equivalent Circuit Model for Ceramic Capacitors	A Universal Equivalent Circuit Model for Ceramic Capacitors	A Universal Equivalent Circuit Model for Ceramic Capacitors	IEICE Transactions on Electronics, E93-C, 3, 347-354	IEICE Transactions on Electronics, E93-C, 3, 347-354	IEICE Transactions on Electronics, E93-C, 3, 347-354	2010/04	有	英語	研究論文(学術雑誌)	公開
T. Uezono, K. Masu, T. Sato	T. Uezono, K. Masu, T. Sato	T. Uezono, K. Masu, T. Sato	A Time-slicing Ring Oscillator for Capturing Time-dependent Delay Degradation and Power Supply Voltage Fluctuation	A Time-slicing Ring Oscillator for Capturing Time-dependent Delay Degradation and Power Supply Voltage Fluctuation	A Time-slicing Ring Oscillator for Capturing Time-dependent Delay Degradation and Power Supply Voltage Fluctuation	IEICE Transactions on Electronics, E93-C, 3, 324-331	IEICE Transactions on Electronics, E93-C, 3, 324-331	IEICE Transactions on Electronics, E93-C, 3, 324-331	2010/03	有	英語	研究論文(学術雑誌)	公開
T. Kanamoto, T. Okumura, K. Furukawa, H. Takafuji, A. Kurokawa, K. Hachiya, T. Sakata, M. Tanaka, H. Nakashima, H. Masuda, T. Sato, M. Hashimoto	T. Kanamoto, T. Okumura, K. Furukawa, H. Takafuji, A. Kurokawa, K. Hachiya, T. Sakata, M. Tanaka, H. Nakashima, H. Masuda, T. Sato, M. Hashimoto	T. Kanamoto, T. Okumura, K. Furukawa, H. Takafuji, A. Kurokawa, K. Hachiya, T. Sakata, M. Tanaka, H. Nakashima, H. Masuda, T. Sato, M. Hashimoto	Impact of Self-heating in Wire Interconnection on Timing	Impact of Self-heating in Wire Interconnection on Timing	Impact of Self-heating in Wire Interconnection on Timing	IEICE Transactions on Electronics, E93-C, 3, 388-392	IEICE Transactions on Electronics, E93-C, 3, 388-392	IEICE Transactions on Electronics, E93-C, 3, 388-392	2010/03	有	英語	研究論文(学術雑誌)	公開
Z. Huang, A. Kurokawa, M. Hashimoto, T. Sato, M. Jiang, Y. Inoue	Z. Huang, A. Kurokawa, M. Hashimoto, T. Sato, M. Jiang, Y. Inoue	Z. Huang, A. Kurokawa, M. Hashimoto, T. Sato, M. Jiang, Y. Inoue	Modeling the Overshooting Effect for CMOS Inverter Delay Analysis	Modeling the Overshooting Effect for CMOS Inverter Delay Analysis	Modeling the Overshooting Effect for CMOS Inverter Delay Analysis	IEEE Transactions on Computer-Aided Design, 29, 2, 250-260	IEEE Transactions on Computer-Aided Design, 29, 2, 250-260	IEEE Transactions on Computer-Aided Design, 29, 2, 250-260	2010/02	有	英語	研究論文(学術雑誌)	公開
T. Sakata, T. Okumura, A. Kurokawa, H. Nakashima, H. Masuda, T. Sato, M. Hashimoto, K. Hachiya, K. Furukawa, M. Tanaka, H. Takafuji, T. Kanamoto	T. Sakata, T. Okumura, A. Kurokawa, H. Nakashima, H. Masuda, T. Sato, M. Hashimoto, K. Hachiya, K. Furukawa, M. Tanaka, H. Takafuji, T. Kanamoto	T. Sakata, T. Okumura, A. Kurokawa, H. Nakashima, H. Masuda, T. Sato, M. Hashimoto, K. Hachiya, K. Furukawa, M. Tanaka, H. Takafuji, T. Kanamoto	An Approach for Reducing Leakage Current Variation Due to Manufacturing Variability	An Approach for Reducing Leakage Current Variation Due to Manufacturing Variability	An Approach for Reducing Leakage Current Variation Due to Manufacturing Variability	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A, 12, 3016-3023	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A, 12, 3016-3023	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A, 12, 3016-3023	2009/12	有	英語	研究論文(学術雑誌)	公開
T. Sato, H. Ueyama, N. Nakayama, K. Masu	T. Sato, H. Ueyama, N. Nakayama, K. Masu	T. Sato, H. Ueyama, N. Nakayama, K. Masu	Accurate Array-based Measurement for Subthreshold-current of MOS Transistors	Accurate Array-based Measurement for Subthreshold-current of MOS Transistors	Accurate Array-based Measurement for Subthreshold-current of MOS Transistors	IEEE Journal of Solid-State Circuits, 44, 11, 2977-2986	IEEE Journal of Solid-State Circuits, 44, 11, 2977-2986	IEEE Journal of Solid-State Circuits, 44, 11, 2977-2986	2009/11	有	英語	研究論文(学術雑誌)	公開
A. Kurokawa, T. Sato, T. Kanamoto, M. Hashimoto	A. Kurokawa, T. Sato, T. Kanamoto, M. Hashimoto	A. Kurokawa, T. Sato, T. Kanamoto, M. Hashimoto	Interconnect Modeling: A Physical Design Perspective (Invited)	Interconnect Modeling: A Physical Design Perspective (Invited)	Interconnect Modeling: A Physical Design Perspective (Invited)	IEEE Transactions on Electron Devices, 56, 9, 1840-1851	IEEE Transactions on Electron Devices, 56, 9, 1840-1851	IEEE Transactions on Electron Devices, 56, 9, 1840-1851	2009/09	有	英語	研究論文(学術雑誌)	公開
K. Masu, N. Ishihara, N. Nakayama, T. Sato, S. Amakawa	K. Masu, N. Ishihara, N. Nakayama, T. Sato, S. Amakawa	K. Masu, N. Ishihara, N. Nakayama, T. Sato, S. Amakawa	Physical Design Challenges to Nano-CMOS Circuits (Invited)	Physical Design Challenges to Nano-CMOS Circuits (Invited)	Physical Design Challenges to Nano-CMOS Circuits (Invited)	IEICE Electronics Express (ELEX), 6, 11, 703-720	IEICE Electronics Express (ELEX), 6, 11, 703-720	IEICE Electronics Express (ELEX), 6, 11, 703-720	2009/06	有	英語	研究論文(学術雑誌)	公開
佐々木英樹, 原田高志, 栗山敏秀, 佐藤高史, 益一哉	佐々木英樹, 原田高志, 栗山敏秀, 佐藤高史, 益一哉		2つのキャパシタと1本の電源配線で構成した電磁放射低減電源デカップリング回路のQFPパッケージLSIへの適用	2つのキャパシタと1本の電源配線で構成した電磁放射低減電源デカップリング回路のQFPパッケージLSIへの適用		電子情報通信学会論文誌, J92-B, 5, 883-891	電子情報通信学会論文誌, J92-B, 5, 883-891	, J92-B, 5, 883-891	2009/05	有	日本語		公開
佐方剛, 黒川敦, 奥村隆昌, 中島英斉, 増田弘生, 佐藤高史, 橋本昌宜, 蜂屋孝太郎, 古川且洋, 田中正和, 高藤浩資, 金本俊幾	佐方剛, 黒川敦, 奥村隆昌, 中島英斉, 増田弘生, 佐藤高史, 橋本昌宜, 蜂屋孝太郎, 古川且洋, 田中正和, 高藤浩資, 金本俊幾		製造ばらつきに起因するリーク電流変動の低減アプローチ	製造ばらつきに起因するリーク電流変動の低減アプローチ	Reduction approach of leak current variation due to process variation	電子情報通信学会回路とシステム（軽井沢）ワークショップ, 444-449	電子情報通信学会回路とシステム（軽井沢）ワークショップ, 444-449	IEICE (Karuizawa) Workshop on Circuits and Systems, 444-449	2009/04	有	日本語	研究論文(研究会、シンポジウム資料等)	公開
K. Yamanaga, T. Sato, K. Masu	K. Yamanaga, T. Sato, K. Masu	K. Yamanaga, T. Sato, K. Masu	2-port Modeling Technique for Surface-mount Passive Components	2-port Modeling Technique for Surface-mount Passive Components	2-port Modeling Technique for Surface-mount Passive Components	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A, 4, 976-982	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A, 4, 976-982	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A, 4, 976-982	2009/04	有	英語	研究論文(学術雑誌)	公開
T. Okumura, A. Kurokawa, H. Masuda, T. Kanamoto, M. Hashimoto, H. Takafuji, H. Nakashima, N. Ono, T. Sakata, T. Sato	T. Okumura, A. Kurokawa, H. Masuda, T. Kanamoto, M. Hashimoto, H. Takafuji, H. Nakashima, N. Ono, T. Sakata, T. Sato	T. Okumura, A. Kurokawa, H. Masuda, T. Kanamoto, M. Hashimoto, H. Takafuji, H. Nakashima, N. Ono, T. Sakata, T. Sato	Improvement in Computational Accuracy of Output Transition Time Variation Considering Threshold Voltage Variations	Improvement in Computational Accuracy of Output Transition Time Variation Considering Threshold Voltage Variations	Improvement in Computational Accuracy of Output Transition Time Variation Considering Threshold Voltage Variations	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A, 4, 990-997	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A, 4, 990-997	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A, 4, 990-997	2009/04	有	英語	研究論文(学術雑誌)	公開
T. Uezono, T. Sato, K. Masu	T. Uezono, T. Sato, K. Masu	T. Uezono, T. Sato, K. Masu	One-shot Voltage-measurement Circuit Utilizing Process Variation	One-shot Voltage-measurement Circuit Utilizing Process Variation	One-shot Voltage-measurement Circuit Utilizing Process Variation	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A, 4, 1024-1030	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A, 4, 1024-1030	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A, 4, 1024-1030	2009/04	有	英語	研究論文(学術雑誌)	公開
S. Hagiwara, T. Sato, K. Masu	S. Hagiwara, T. Sato, K. Masu	S. Hagiwara, T. Sato, K. Masu	Analytical Estimation of Path-delay Variation for Multi-threshold CMOS Circuits	Analytical Estimation of Path-delay Variation for Multi-threshold CMOS Circuits	Analytical Estimation of Path-delay Variation for Multi-threshold CMOS Circuits	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A, 4, 1031-1038	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A, 4, 1031-1038	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A, 4, 1031-1038	2009/04	有	英語	研究論文(学術雑誌)	公開
K. Yamada, T. Sato, N. Nakayama, S. Amakawa, K. Masu, S. Kumashiro	K. Yamada, T. Sato, N. Nakayama, S. Amakawa, K. Masu, S. Kumashiro	K. Yamada, T. Sato, N. Nakayama, S. Amakawa, K. Masu, S. Kumashiro	Layout-aware Compact Model of MOSFET Characteristics Variations Induced by STI Stress	Layout-aware Compact Model of MOSFET Characteristics Variations Induced by STI Stress	Layout-aware Compact Model of MOSFET Characteristics Variations Induced by STI Stress	IEICE Transactions on Electronics, E91-C, 7, 1142-1150	IEICE Transactions on Electronics, E91-C, 7, 1142-1150	IEICE Transactions on Electronics, E91-C, 7, 1142-1150	2008/07	有	英語	研究論文(学術雑誌)	公開
奥村隆昌, 黒川敦, 増田弘生, 金本俊幾, 佐藤高史, 橋本昌宜, 高藤浩資, 中島英斉, 小野信任	奥村隆昌, 黒川敦, 増田弘生, 金本俊幾, 佐藤高史, 橋本昌宜, 高藤浩資, 中島英斉, 小野信任		Vthばらつきに拠る出力遷移時間ばらつきの解析	Vthばらつきに拠る出力遷移時間ばらつきの解析	Analysis of output transition time variation due to Vth variations	電子情報通信学会回路とシステム（軽井沢）ワークショップ, 21, 299-304	電子情報通信学会回路とシステム（軽井沢）ワークショップ, 21, 299-304	IEICE (Workshop) on Circuits and Systems, 21, 299-304	2008/04	有	日本語	研究論文(研究会、シンポジウム資料等)	公開
M. Imai, T. Sato, N. Nakayama, K. Masu	M. Imai, T. Sato, N. Nakayama, K. Masu	M. Imai, T. Sato, N. Nakayama, K. Masu	An Evaluation Method of the Number of Monte Carlo STA Trials for Statistical Path Delay Analysis	An Evaluation Method of the Number of Monte Carlo STA Trials for Statistical Path Delay Analysis	An Evaluation Method of the Number of Monte Carlo STA Trials for Statistical Path Delay Analysis	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E91-A, 4, 957-964	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E91-A, 4, 957-964	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E91-A, 4, 957-964	2008/04	有	英語	研究論文(学術雑誌)	公開
S. Hagiwara, T. Uezono, T. Sato, K. Masu	S. Hagiwara, T. Uezono, T. Sato, K. Masu	S. Hagiwara, T. Uezono, T. Sato, K. Masu	Application of Correlation-based Regression Analysis for Improvement of Power Distribution Network	Application of Correlation-based Regression Analysis for Improvement of Power Distribution Network	Application of Correlation-based Regression Analysis for Improvement of Power Distribution Network	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E91-A, 4, 951-956	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E91-A, 4, 951-956	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E91-A, 4, 951-956	2008/04	有	英語	研究論文(学術雑誌)	公開
M. Hashimoto, J. Yamaguchi, T. Sato, H. Onodera	M. Hashimoto, J. Yamaguchi, T. Sato, H. Onodera	M. Hashimoto, J. Yamaguchi, T. Sato, H. Onodera	Timing Analysis Considering Temporal Supply Voltage Fluctuation	Timing Analysis Considering Temporal Supply Voltage Fluctuation	Timing Analysis Considering Temporal Supply Voltage Fluctuation	IEICE Transactions on Information and Systems, E91-D, 3, 655-660	IEICE Transactions on Information and Systems, E91-D, 3, 655-660	IEICE Transactions on Information and Systems, E91-D, 3, 655-660	2008/03	有	英語	研究論文(学術雑誌)	公開
Y. Ogasahara, T. Enami, M. Hashimoto, T. Sato, T. Onoye	Y. Ogasahara, T. Enami, M. Hashimoto, T. Sato, T. Onoye	Y. Ogasahara, T. Enami, M. Hashimoto, T. Sato, T. Onoye	Validation of a Full-chip Simulation Model for Supply Noise and Delay Dependence on Average Voltage Drop With On-chip Delay Measurement	Validation of a Full-chip Simulation Model for Supply Noise and Delay Dependence on Average Voltage Drop With On-chip Delay Measurement	Validation of a Full-chip Simulation Model for Supply Noise and Delay Dependence on Average Voltage Drop With On-chip Delay Measurement	IEEE Transactions on Circuits and Systems--II: Express Briefs (TCASII), 54, 10, 868-872	IEEE Transactions on Circuits and Systems--II: Express Briefs (TCASII), 54, 10, 868-872	IEEE Transactions on Circuits and Systems--II: Express Briefs (TCASII), 54, 10, 868-872	2007/10	有	英語	研究論文(学術雑誌)	公開
H. Kobayashi, N. Ono, T. Sato, J. Iwai, H. Nakashima, T. Okumura, M. Hashimoto	H. Kobayashi, N. Ono, T. Sato, J. Iwai, H. Nakashima, T. Okumura, M. Hashimoto	H. Kobayashi, N. Ono, T. Sato, J. Iwai, H. Nakashima, T. Okumura, M. Hashimoto	Proposal of Metrics for SSTA Accuracy Evaluation	Proposal of Metrics for SSTA Accuracy Evaluation	Proposal of Metrics for SSTA Accuracy Evaluation	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E90-A, 4, 808-814	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E90-A, 4, 808-814	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E90-A, 4, 808-814	2007/04	有	英語	研究論文(学術雑誌)	公開
天川修平, 上薗巧, 佐藤高史, 益一哉	天川修平, 上薗巧, 佐藤高史, 益一哉	Amakawa Shuhei, Uezono Takumi, Sato Takashi, Masu Kazuya	セル間接続方向限定性とセル配置粗密性を考慮した配線長分布	セル間接続方向限定性とセル配置粗密性を考慮した配線長分布	A wire-length distribution that models moderate-angled sectioning and underoccupancy of core area	電子情報通信学会総合大会講演論文集, 2007	電子情報通信学会総合大会講演論文集, 2007	Proceedings of the IEICE General Conference, 2007	2007/03/07			研究論文(学術雑誌)	公開
T. Sato, J. Ichimiya, N. Ono, M. Hashimoto	T. Sato, J. Ichimiya, N. Ono, M. Hashimoto	T. Sato, J. Ichimiya, N. Ono, M. Hashimoto	On-chip Thermal Gradient Analysis Considering Interdependence Between Leakage Power and Temperature	On-chip Thermal Gradient Analysis Considering Interdependence Between Leakage Power and Temperature	On-chip Thermal Gradient Analysis Considering Interdependence Between Leakage Power and Temperature	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E89-A, 12, 3491-3499	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E89-A, 12, 3491-3499	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E89-A, 12, 3491-3499	2006/12	有	英語	研究論文(学術雑誌)	公開
K. Hachiya, H. Kobayashi, T. Okumura, T. Sato, H. Oka	K. Hachiya, H. Kobayashi, T. Okumura, T. Sato, H. Oka	K. Hachiya, H. Kobayashi, T. Okumura, T. Sato, H. Oka	A Method to Derive SSO Design Rule Considering Jitter Constraint	A Method to Derive SSO Design Rule Considering Jitter Constraint	A Method to Derive SSO Design Rule Considering Jitter Constraint	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E89-A, 4, 865-872	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E89-A, 4, 865-872	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E89-A, 4, 865-872	2006/04	有	英語	研究論文(学術雑誌)	公開
Takashi Sato, Yu Matsumoto, Koji Hirakimoto, Michio Komoda, Junichi Mano	Takashi Sato, Yu Matsumoto, Koji Hirakimoto, Michio Komoda, Junichi Mano	Takashi Sato, Yu Matsumoto, Koji Hirakimoto, Michio Komoda, Junichi Mano	A time-slicing ring oscillator for capturing instantaneous delay degradation and power supply voltage drop	A time-slicing ring oscillator for capturing instantaneous delay degradation and power supply voltage drop	A time-slicing ring oscillator for capturing instantaneous delay degradation and power supply voltage drop	Proceedings of the Custom Integrated Circuits Conference, 563-566	Proceedings of the Custom Integrated Circuits Conference, 563-566	Proceedings of the Custom Integrated Circuits Conference, 563-566	2006	有	英語	研究論文(国際会議プロシーディングス)	公開
T. Sato, M. Hashimoto, H. Onodera	T. Sato, M. Hashimoto, H. Onodera	T. Sato, M. Hashimoto, H. Onodera	Successive pad assignment for minimizing supply voltage drop	Successive pad assignment for minimizing supply voltage drop	Successive pad assignment for minimizing supply voltage drop	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E88A, 12, 3429-3436	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E88A, 12, 3429-3436	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E88A, 12, 3429-3436	2005/12	有	英語	研究論文(学術雑誌)	公開
T. Sato, M. Hashimoto, H. Onodera	T. Sato, M. Hashimoto, H. Onodera	T. Sato, M. Hashimoto, H. Onodera	Successive Pad Assignment Algorithm to Optimize Number and Location of Power Supply Pad Using Incremental Matrix Inversion	Successive Pad Assignment Algorithm to Optimize Number and Location of Power Supply Pad Using Incremental Matrix Inversion	Successive Pad Assignment Algorithm to Optimize Number and Location of Power Supply Pad Using Incremental Matrix Inversion	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E88-A, 12, 3429-3436	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E88-A, 12, 3429-3436	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E88-A, 12, 3429-3436	2005/12	有	英語		公開
T. Sato, J. Ichimiya, N. Ono, K. Hachiya, M. Hashimoto	T. Sato, J. Ichimiya, N. Ono, K. Hachiya, M. Hashimoto	T. Sato, J. Ichimiya, N. Ono, K. Hachiya, M. Hashimoto	On-chip Thermal Gradient Analysis and Temperature Flattening for SoC Design	On-chip Thermal Gradient Analysis and Temperature Flattening for SoC Design	On-chip Thermal Gradient Analysis and Temperature Flattening for SoC Design	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E88-A, 12, 3382-3389	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E88-A, 12, 3382-3389	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E88-A, 12, 3382-3389	2005/12	有	英語	研究論文(学術雑誌)	公開
T. Sato, H. Masuda	T. Sato, H. Masuda	T. Sato, H. Masuda	Design and Measurement of an Inductance-oscillator for Analyzing On-chip Inductance Impact on Wire Delay	Design and Measurement of an Inductance-oscillator for Analyzing On-chip Inductance Impact on Wire Delay	Design and Measurement of an Inductance-oscillator for Analyzing On-chip Inductance Impact on Wire Delay	Journal of Analog Integrated Circuits and Signal Processing, 42, 3, 209-217	Journal of Analog Integrated Circuits and Signal Processing, 42, 3, 209-217	Journal of Analog Integrated Circuits and Signal Processing, 42, 3, 209-217	2005/03	有	英語	研究論文(学術雑誌)	公開
K. Takeuchi, K. Yanagisawa, T. Sato, K. Sakamoto, S. Hojo	K. Takeuchi, K. Yanagisawa, T. Sato, K. Sakamoto, S. Hojo	K. Takeuchi, K. Yanagisawa, T. Sato, K. Sakamoto, S. Hojo	Probabilistic Crosstalk Delay Estimation for ASICs	Probabilistic Crosstalk Delay Estimation for ASICs	Probabilistic Crosstalk Delay Estimation for ASICs	IEEE Transactions on Computer-Aided Design, 23, 9, 1377-1383	IEEE Transactions on Computer-Aided Design, 23, 9, 1377-1383	IEEE Transactions on Computer-Aided Design, 23, 9, 1377-1383	2004/09	有	英語	研究論文(学術雑誌)	公開
A. Kurokawa, T. Sato, H. Masuda	A. Kurokawa, T. Sato, H. Masuda	A. Kurokawa, T. Sato, H. Masuda	Approximation Formula Approach for the Efficient Extraction of On-chip Inductance	Approximation Formula Approach for the Efficient Extraction of On-chip Inductance	Approximation Formula Approach for the Efficient Extraction of On-chip Inductance	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E86-A, 12, 2933-2941	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E86-A, 12, 2933-2941	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E86-A, 12, 2933-2941	2003/12	有	英語	研究論文(学術雑誌)	公開
Y. Cao, M. Orshansky, T. Sato, D. Sylvester, C. Hu	Y. Cao, M. Orshansky, T. Sato, D. Sylvester, C. Hu	Y. Cao, M. Orshansky, T. Sato, D. Sylvester, C. Hu	Spice Up Your MOSFET Modeling	Spice Up Your MOSFET Modeling	Spice Up Your MOSFET Modeling	IEEE Circuits and Devices Magazine, 19, 4, 17-23	IEEE Circuits and Devices Magazine, 19, 4, 17-23	IEEE Circuits and Devices Magazine, 19, 4, 17-23	2003/07	有	英語	研究論文(学術雑誌)	公開
T. Sato, Y. Cao, K. Agarwal, D. Sylvester, C. Hu	T. Sato, Y. Cao, K. Agarwal, D. Sylvester, C. Hu	T. Sato, Y. Cao, K. Agarwal, D. Sylvester, C. Hu	Bi-directional Closed-form Transformation Between On-chip Coupling Noise Waveforms and Interconnect Delay Change Curves	Bi-directional Closed-form Transformation Between On-chip Coupling Noise Waveforms and Interconnect Delay Change Curves	Bi-directional Closed-form Transformation Between On-chip Coupling Noise Waveforms and Interconnect Delay Change Curves	IEEE Transactions on Computer-Aided Design, 22, 5, 560-572	IEEE Transactions on Computer-Aided Design, 22, 5, 560-572	IEEE Transactions on Computer-Aided Design, 22, 5, 560-572	2003/05	有	英語	研究論文(学術雑誌)	公開
金本俊幾, 佐藤高史, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 小林宏之, 橋本昌宜	金本俊幾, 佐藤高史, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 小林宏之, 橋本昌宜		遅延計算におけるインダクタンスを考慮すべき配線の統計的選別手法	遅延計算におけるインダクタンスを考慮すべき配線の統計的選別手法		情報処理学会論文誌, 44, 5, 1301-1310	情報処理学会論文誌, 44, 5, 1301-1310	, 44, 5, 1301-1310	2003/05	有	日本語		公開
A. Kurokawa, K. Hachiya, T. Sato, K. Tokumasu, H. Masuda	A. Kurokawa, K. Hachiya, T. Sato, K. Tokumasu, H. Masuda	A. Kurokawa, K. Hachiya, T. Sato, K. Tokumasu, H. Masuda	Fast On-chip Inductance Extraction of VLSI Including Angled Interconnects	Fast On-chip Inductance Extraction of VLSI Including Angled Interconnects	Fast On-chip Inductance Extraction of VLSI Including Angled Interconnects	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E86-A, 4, 841-845	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E86-A, 4, 841-845	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E86-A, 4, 841-845	2003/04	有	英語	研究論文(学術雑誌)	公開
T. Sato, D. Sylvester, Y. Cao, C. Hu	T. Sato, D. Sylvester, Y. Cao, C. Hu	T. Sato, D. Sylvester, Y. Cao, C. Hu	Accurate In-situ Measurement of Noise Peak and Delay Induced by Interconnect Coupling	Accurate In-situ Measurement of Noise Peak and Delay Induced by Interconnect Coupling	Accurate In-situ Measurement of Noise Peak and Delay Induced by Interconnect Coupling	IEEE Journal of Solid-State Circuits, 36, 10, 1587-1591	IEEE Journal of Solid-State Circuits, 36, 10, 1587-1591	IEEE Journal of Solid-State Circuits, 36, 10, 1587-1591	2001/10	有	英語	研究論文(学術雑誌)	公開
T. Sato, Y. Nishio, T. Sugano, Y. Nakagome	T. Sato, Y. Nishio, T. Sugano, Y. Nakagome	T. Sato, Y. Nishio, T. Sugano, Y. Nakagome	A 5 GBytes/s Data Transfer Scheme With Bit-to-bit Skew Control for Synchronous DRAM	A 5 GBytes/s Data Transfer Scheme With Bit-to-bit Skew Control for Synchronous DRAM	A 5 GBytes/s Data Transfer Scheme With Bit-to-bit Skew Control for Synchronous DRAM	IEEE Journal of Solid-State Circuits, 34, 5, 653-660	IEEE Journal of Solid-State Circuits, 34, 5, 653-660	IEEE Journal of Solid-State Circuits, 34, 5, 653-660	1999/05	有	英語	研究論文(学術雑誌)	公開
<< < > >> 表示タイトル言語:

Misc

著者	著者(日本語)	著者(英語)	タイトル	タイトル(日本語)	タイトル(英語)	書誌情報等	書誌情報等(日本語)	書誌情報等(英語)	出版年月	査読の有無	記述言語	掲載種別	公開
Masato Shiozaki, Takashi Sato	Masato Shiozaki, Takashi Sato	Masato Shiozaki, Takashi Sato	Characteristic degradation of power MOSFETs by X-ray irradiation and its recovery	Characteristic degradation of power MOSFETs by X-ray irradiation and its recovery	Characteristic degradation of power MOSFETs by X-ray irradiation and its recovery	IEEE International Reliability Physics Symposium	IEEE International Reliability Physics Symposium	IEEE International Reliability Physics Symposium	2022/03	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Kyohei Shimozato, Michihiro Shintani, Takashi Sato	Kyohei Shimozato, Michihiro Shintani, Takashi Sato	Kyohei Shimozato, Michihiro Shintani, Takashi Sato	Adaptive outlier detection for power MOSFETs based on Gaussian process regression	Adaptive outlier detection for power MOSFETs based on Gaussian process regression	Adaptive outlier detection for power MOSFETs based on Gaussian process regression	IEEE Applied Power Electronics Conference and Exposition (APEC)	IEEE Applied Power Electronics Conference and Exposition (APEC)	IEEE Applied Power Electronics Conference and Exposition (APEC)	2022/03	有	英語	記事・総説・解説・論説等(国際会議プロシーディングス)	公開
Kotaro Matsuoka, Yusuke Hoshizuki, Takashi Sato, Song Bian	Kotaro Matsuoka, Yusuke Hoshizuki, Takashi Sato, Song Bian	Kotaro Matsuoka, Yusuke Hoshizuki, Takashi Sato, Song Bian	Towards better standard cell library: Optimizing compound logic gates for TFHE	Towards better standard cell library: Optimizing compound logic gates for TFHE	Towards better standard cell library: Optimizing compound logic gates for TFHE	ACM Workshop on Encrypted Computing & Applied Homomorphic Cryptography (WAHC)	ACM Workshop on Encrypted Computing & Applied Homomorphic Cryptography (WAHC)	ACM Workshop on Encrypted Computing & Applied Homomorphic Cryptography (WAHC)	2021/11	有	英語	記事・総説・解説・論説等(国際会議プロシーディングス)	公開
Suraj Hebber, Takashi Sato	Suraj Hebber, Takashi Sato	Suraj Hebber, Takashi Sato	Motion robust remote photoplethsymography via frequency domain motion artifact reduction	Motion robust remote photoplethsymography via frequency domain motion artifact reduction	Motion robust remote photoplethsymography via frequency domain motion artifact reduction	IEEE Biomedical Circuits and Systems Conference (BIOCAS)	IEEE Biomedical Circuits and Systems Conference (BIOCAS)	IEEE Biomedical Circuits and Systems Conference (BIOCAS)	2021/10	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Yohei Nakamura, Michihiro Shintani, Takashi Sato	Yohei Nakamura, Michihiro Shintani, Takashi Sato	Yohei Nakamura, Michihiro Shintani, Takashi Sato	Sensitivity analysis of device parameter variation on current imbalance of parallel connected SiC power MOSFETs	Sensitivity analysis of device parameter variation on current imbalance of parallel connected SiC power MOSFETs	Sensitivity analysis of device parameter variation on current imbalance of parallel connected SiC power MOSFETs	IEEE Energy Conversion Congress and Expo (ECCE)	IEEE Energy Conversion Congress and Expo (ECCE)	IEEE Energy Conversion Congress and Expo (ECCE)	2021/10	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Yasuhiro Ogasahara, Kazunori Kuribara, Kunihiro Oshima, Takashi Sato	Yasuhiro Ogasahara, Kazunori Kuribara, Kunihiro Oshima, Takashi Sato	Yasuhiro Ogasahara, Kazunori Kuribara, Kunihiro Oshima, Takashi Sato	Rail-to-rail Output Voltage Swing of Inverter With Organic Thin-film Transistor at 2.5V Vdd Toward Reliable Operation of Low Leakage Large Scale Logic Circuits	Rail-to-rail Output Voltage Swing of Inverter With Organic Thin-film Transistor at 2.5V Vdd Toward Reliable Operation of Low Leakage Large Scale Logic Circuits	Rail-to-rail Output Voltage Swing of Inverter With Organic Thin-film Transistor at 2.5V Vdd Toward Reliable Operation of Low Leakage Large Scale Logic Circuits	International Conference on Solid State Devices and Materials (SSDM), 708-709	International Conference on Solid State Devices and Materials (SSDM), 708-709	International Conference on Solid State Devices and Materials (SSDM), 708-709	2021/09	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Yohei Nakamura, Naotaka Kuroda, Ken Nakahara, Michihiro Shintani, Takashi Sato	Yohei Nakamura, Naotaka Kuroda, Ken Nakahara, Michihiro Shintani, Takashi Sato	Yohei Nakamura, Naotaka Kuroda, Ken Nakahara, Michihiro Shintani, Takashi Sato	Experimental Validation of Thermal Couple Impedance Model for Accurate Die Temperature Estimation in Power Modules	Experimental Validation of Thermal Couple Impedance Model for Accurate Die Temperature Estimation in Power Modules	Experimental Validation of Thermal Couple Impedance Model for Accurate Die Temperature Estimation in Power Modules	International Conference on Solid State Devices and Materials (SSDM), 209-210	International Conference on Solid State Devices and Materials (SSDM), 209-210	International Conference on Solid State Devices and Materials (SSDM), 209-210	2021/09	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Hiroki Tsukamoto, Song Bian, Takashi Sato	Hiroki Tsukamoto, Song Bian, Takashi Sato	Hiroki Tsukamoto, Song Bian, Takashi Sato	Statistical device modeling with arbitrary model-parameter distribution via Markov Chain Monte Carlo	Statistical device modeling with arbitrary model-parameter distribution via Markov Chain Monte Carlo	Statistical device modeling with arbitrary model-parameter distribution via Markov Chain Monte Carlo	International Conference on Simulation of Semiconductor Processes and Devices (SISPAD)	International Conference on Simulation of Semiconductor Processes and Devices (SISPAD)	nternational Conference on Simulation of Semiconductor Processes and Devices (SISPAD)	2021/09	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Kyohei Shimozato, Yohei Nakamura, Takashi Sato	Kyohei Shimozato, Yohei Nakamura, Takashi Sato	Kyohei Shimozato, Yohei Nakamura, Takashi Sato	Analysis of thermal concentration failure in unclamped inductive switching based on three-dimensional electro-thermal simulation with on-chip variation	Analysis of thermal concentration failure in unclamped inductive switching based on three-dimensional electro-thermal simulation with on-chip variation	Analysis of thermal concentration failure in unclamped inductive switching based on three-dimensional electro-thermal simulation with on-chip variation	International Conference on Simulation of Semiconductor Processes and Devices (SISPAD)	International Conference on Simulation of Semiconductor Processes and Devices (SISPAD)	International Conference on Simulation of Semiconductor Processes and Devices (SISPAD)	2021/09	有	英語	研究発表ペーパー・要旨(国際会議)	公開
瀬川七央, 佐藤高史	瀬川七央, 佐藤高史		量子計算の誤り軽減のための量子ビット初期配置手法	量子計算の誤り軽減のための量子ビット初期配置手法		第34回回路とシステムワークショップ論文集, 94-99	第34回回路とシステムワークショップ論文集, 94-99	, 94-99	2021/08	有	日本語	研究発表ペーパー・要旨(全国大会、その他学術会議)	公開
白神樹, 佐藤高史	白神樹, 佐藤高史		商用Wi-Fiデバイスを使用したピーク位置推定に基づく心拍変動の推定	商用Wi-Fiデバイスを使用したピーク位置推定に基づく心拍変動の推定		第34回回路とシステムワークショップ論文集, 131-136	第34回回路とシステムワークショップ論文集, 131-136	, 131-136	2021/08	有	日本語	研究発表ペーパー・要旨(全国大会、その他学術会議)	公開
一柳優太, 佐藤高史	一柳優太, 佐藤高史		複数カメラと粒子フィルタを用いた体動にロバストな心拍推定手法	複数カメラと粒子フィルタを用いた体動にロバストな心拍推定手法		第34回回路とシステムワークショップ論文集, 166-171	第34回回路とシステムワークショップ論文集, 166-171	, 166-171	2021/08	有	日本語	研究発表ペーパー・要旨(全国大会、その他学術会議)	公開
Kotaro Matsuoka, Ryotaro Banno, Naoki Matsumoto, Takashi Sato, Song Bian	Kotaro Matsuoka, Ryotaro Banno, Naoki Matsumoto, Takashi Sato, Song Bian	Kotaro Matsuoka, Ryotaro Banno, Naoki Matsumoto, Takashi Sato, Song Bian	Virtual Secure Platform: A Five-stage Pipeline Processor Over TFHE	Virtual Secure Platform: A Five-stage Pipeline Processor Over TFHE	Virtual Secure Platform: A Five-stage Pipeline Processor Over TFHE	Usenix Security Symposium, 4007-4024	Usenix Security Symposium, 4007-4024	Usenix Security Symposium, 4007-4024	2021/08	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Michihiro Shintani, Takashi Sato	Michihiro Shintani, Takashi Sato	Michihiro Shintani, Takashi Sato	Investigation of BTI-induced Threshold Voltage Shift for Power MOSFETs During Switching Operation	Investigation of BTI-induced Threshold Voltage Shift for Power MOSFETs During Switching Operation	Investigation of BTI-induced Threshold Voltage Shift for Power MOSFETs During Switching Operation	Proc. International Symposium on 3D Power Electronics Integration and Manufacturing (3D-PEIM), 1-4	Proc. International Symposium on 3D Power Electronics Integration and Manufacturing (3D-PEIM), 1-4	Proc. International Symposium on 3D Power Electronics Integration and Manufacturing (3D-PEIM), 1-4	2021/07	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Itsuki Shirakami, Takashi Sato	Itsuki Shirakami, Takashi Sato	Itsuki Shirakami, Takashi Sato	Extraction of Heart Rate Variability Using Commodity Wi-Fi Devices	Extraction of Heart Rate Variability Using Commodity Wi-Fi Devices	Extraction of Heart Rate Variability Using Commodity Wi-Fi Devices	IEEE Conference on Biomedical and Health Informatics (BHI), 1-4	IEEE Conference on Biomedical and Health Informatics (BHI), 1-4	IEEE Conference on Biomedical and Health Informatics (BHI), 1-4	2021/07	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Song Bian, Weiweng Jiang, Takashi Sato	Song Bian, Weiweng Jiang, Takashi Sato	Song Bian, Weiweng Jiang, Takashi Sato	Privacy-preserving medical image segmentation via hybrid trusted execution environment	Privacy-preserving medical image segmentation via hybrid trusted execution environment	Privacy-preserving medical image segmentation via hybrid trusted execution environment	ACM/IEEE Design Automation Conference (DAC)	ACM/IEEE Design Automation Conference (DAC)	ACM/IEEE Design Automation Conference (DAC)	2021/06	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Zhaoxing Qin, Kazunori Kuribara, Takashi Sato	Zhaoxing Qin, Kazunori Kuribara, Takashi Sato	Zhaoxing Qin, Kazunori Kuribara, Takashi Sato	An SRAM-based scratchpad memory for organic IoT sensors	An SRAM-based scratchpad memory for organic IoT sensors	An SRAM-based scratchpad memory for organic IoT sensors	Proc. IEEE International Conference on Flexible and Printable Sensors and Systems (FLEPS)	Proc. IEEE International Conference on Flexible and Printable Sensors and Systems (FLEPS)	Proc. IEEE International Conference on Flexible and Printable Sensors and Systems (FLEPS)	2021/06	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Tatsuki Ono, Song Bian, Takashi Sato	Tatsuki Ono, Song Bian, Takashi Sato	Tatsuki Ono, Song Bian, Takashi Sato	Automatic parallelism tuning for module learning with errors based post-Quantum key exchanges on GPUs	Automatic parallelism tuning for module learning with errors based post-Quantum key exchanges on GPUs	Automatic parallelism tuning for module learning with errors based post-Quantum key exchanges on GPUs	Proc. IEEE International Symposium on Circuits and Systems (ISCAS)	Proc. IEEE International Symposium on Circuits and Systems (ISCAS)	Proc. IEEE International Symposium on Circuits and Systems (ISCAS)	2021/05	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Takashi Sato, Yuki Tanaka, Song Bian	Takashi Sato, Yuki Tanaka, Song Bian	Takashi Sato, Yuki Tanaka, Song Bian	Clonable PUF: On the design of PUFs that share equivalent responses	Clonable PUF: On the design of PUFs that share equivalent responses	Clonable PUF: On the design of PUFs that share equivalent responses	Proc. IEEE International Symposium on Circuits and Systems (ISCAS)	Proc. IEEE International Symposium on Circuits and Systems (ISCAS)	Proc. IEEE International Symposium on Circuits and Systems (ISCAS)	2021/05	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Yohei Nakamura, Michihiro Shintani, Takashi Sato	Yohei Nakamura, Michihiro Shintani, Takashi Sato	Yohei Nakamura, Michihiro Shintani, Takashi Sato	Influences of device parameters variability on current sharing of parallel-connected SiC MOSFETs	Influences of device parameters variability on current sharing of parallel-connected SiC MOSFETs	Influences of device parameters variability on current sharing of parallel-connected SiC MOSFETs	Proc. IEEE Asian Test Symposium (ATS)	Proc. IEEE Asian Test Symposium (ATS)	Proc. IEEE Asian Test Symposium (ATS)	2020/11	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Aoi Ueda, Michihiro Shintani, Michiko Inoue, Takashi Sato	Aoi Ueda, Michihiro Shintani, Michiko Inoue, Takashi Sato	Aoi Ueda, Michihiro Shintani, Michiko Inoue, Takashi Sato	Measurement of BTI-induced threshold voltage shift for power MOSFETs under switching operation	Measurement of BTI-induced threshold voltage shift for power MOSFETs under switching operation	Measurement of BTI-induced threshold voltage shift for power MOSFETs under switching operation	Proc. IEEE Asian Test Symposium (ATS)	Proc. IEEE Asian Test Symposium (ATS)	Proc. IEEE Asian Test Symposium (ATS)	2020/11	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Kohei Shimozato, Takashi Sato	Kohei Shimozato, Takashi Sato	Kohei Shimozato, Takashi Sato	A Compact device model for SiC MOSFETs valid for wide-temperature range	A Compact device model for SiC MOSFETs valid for wide-temperature range	A Compact device model for SiC MOSFETs valid for wide-temperature range	Proc. IEEE Workshop on Wide Bandgap Power Devices and Applications in Asia (WiPDA-Asia)	Proc. IEEE Workshop on Wide Bandgap Power Devices and Applications in Asia (WiPDA-Asia)	Proc. IEEE Workshop on Wide Bandgap Power Devices and Applications in Asia (WiPDA-Asia)	2020/09	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Kyohei Shimozato, Yohei Nakamura, Song Bian, Takashi Sato	Kyohei Shimozato, Yohei Nakamura, Song Bian, Takashi Sato	Kyohei Shimozato, Yohei Nakamura, Song Bian, Takashi Sato	An electrothermal compact model of SiC MOSFETs for simulating unclamped inductive switching tests	An electrothermal compact model of SiC MOSFETs for simulating unclamped inductive switching tests	An electrothermal compact model of SiC MOSFETs for simulating unclamped inductive switching tests	Proc. International Conference on Solid State Devices and Materials (SSDM)	Proc. International Conference on Solid State Devices and Materials (SSDM)	Proc. International Conference on Solid State Devices and Materials (SSDM)	2020/09	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Qin Zhaoxing, Kazunori Kuribara, Song Bian, Takashi Sato	Qin Zhaoxing, Kazunori Kuribara, Song Bian, Takashi Sato	Qin Zhaoxing, Kazunori Kuribara, Song Bian, Takashi Sato	Design of an organic SRAM cell with p-type access transistors	Design of an organic SRAM cell with p-type access transistors	Design of an organic SRAM cell with p-type access transistors	Proc. International Conference on Solid State Devices and Materials (SSDM), 437-438	Proc. International Conference on Solid State Devices and Materials (SSDM), 437-438	Proc. International Conference on Solid State Devices and Materials (SSDM), 437-438	2020/09	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Kunihiro Oshima, Kazunori Kuribara, Song Bian, Takashi Sato	Kunihiro Oshima, Kazunori Kuribara, Song Bian, Takashi Sato	Kunihiro Oshima, Kazunori Kuribara, Song Bian, Takashi Sato	Quantification of insulator and semiconductor carrier trapping in organic thin film transistors using DNTT and TU-1	Quantification of insulator and semiconductor carrier trapping in organic thin film transistors using DNTT and TU-1	Quantification of insulator and semiconductor carrier trapping in organic thin film transistors using DNTT and TU-1	Proc. International Conference on Solid State Devices and Materials (SSDM), 443-444	Proc. International Conference on Solid State Devices and Materials (SSDM), 443-444	Proc. International Conference on Solid State Devices and Materials (SSDM), 443-444	2020/09	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Song Bian, Xiaowei Xu, Weiwen Jiang, Yiyu Shi, Takashi Sato	Song Bian, Xiaowei Xu, Weiwen Jiang, Yiyu Shi, Takashi Sato	Song Bian, Xiaowei Xu, Weiwen Jiang, Yiyu Shi, Takashi Sato	BUNET: Blind medical image segmentation based on secure UNET	BUNET: Blind medical image segmentation based on secure UNET	BUNET: Blind medical image segmentation based on secure UNET	Proc. Medical Image Computing and Computer Assisted Interventions (MICCAI)	Proc. Medical Image Computing and Computer Assisted Interventions (MICCAI)	Proc. Medical Image Computing and Computer Assisted Interventions (MICCAI)	2020/09	有	英語	研究発表ペーパー・要旨(国際会議)	公開
大島國弘, 栗原一徳, 辺松, 佐藤高史	大島國弘, 栗原一徳, 辺松, 佐藤高史	大島國弘, 栗原一徳, 辺松, 佐藤高史	n型有機薄膜トランジスタにおけるバイアス・ストレス特性変動物理メカニズムの実験的評価	n型有機薄膜トランジスタにおけるバイアス・ストレス特性変動物理メカニズムの実験的評価	n型有機薄膜トランジスタにおけるバイアス・ストレス特性変動物理メカニズムの実験的評価	DA シンポジウム, 127-132	DA シンポジウム, 127-132	DA シンポジウム, 127-132	2020/08	有	日本語	研究発表ペーパー・要旨(全国大会、その他学術会議)	公開
S. Bian, T. Wang, M. Hiromoto, Y. Shi, T. Sato	S. Bian, T. Wang, M. Hiromoto, Y. Shi, T. Sato	S. Bian, T. Wang, M. Hiromoto, Y. Shi, T. Sato	ENSEI: Efficient Secure Inference via Frequency-domain Homomorphic Convolution for Privacy-preserving Visual Recognition	ENSEI: Efficient Secure Inference via Frequency-domain Homomorphic Convolution for Privacy-preserving Visual Recognition	ENSEI: Efficient Secure Inference via Frequency-domain Homomorphic Convolution for Privacy-preserving Visual Recognition	Computer Vision and Pattern Recognition (CVPR), 9403-9412	Computer Vision and Pattern Recognition (CVPR), 9403-9412	Computer Vision and Pattern Recognition (CVPR), 9403-9412	2020/07	有	英語	研究発表ペーパー・要旨(国際会議)	公開
A. Dan, R. Shimizu, T. Nishikawa, S. Bian, T. Sato	A. Dan, R. Shimizu, T. Nishikawa, S. Bian, T. Sato	A.Dan, R. Shimizu, T. Nishikawa, S. Bian, T. Sato	Clustering Approach for Solving Traveling Salesman Problems via Ising Model Based Solver	Clustering Approach for Solving Traveling Salesman Problems via Ising Model Based Solver	Clustering Approach for Solving Traveling Salesman Problems via Ising Model Based Solver	ACM/IEEE Design Automation Conference (DAC)	ACM/IEEE Design Automation Conference (DAC)	ACM/IEEE Design Automation Conference (DAC)	2020/07	有	英語	研究発表ペーパー・要旨(国際会議)	公開
S. Bian, W. Jian, Q. Lu, T. Sato	S. Bian, W. Jian, Q. Lu, T. Sato	S. Bian, W. Jian, Q. Lu, T. Sato	NASS: Optimizing Secure Inference via Neural Architecture Search	NASS: Optimizing Secure Inference via Neural Architecture Search	NASS: Optimizing Secure Inference via Neural Architecture Search	European Conference on Artificial Intelligence (ECAI)	European Conference on Artificial Intelligence (ECAI)	European Conference on Artificial Intelligence (ECAI)	2020/06	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Y. Kume, S. Bian, T. Sato	Y. Kume, S. Bian, T. Sato	Y. Kume, S. Bian, T. Sato	A Tuning-free Hardware Reservoir Based on MOSFET Crossbar Array for Practical Echo State Network Implementation	A Tuning-free Hardware Reservoir Based on MOSFET Crossbar Array for Practical Echo State Network Implementation	A Tuning-free Hardware Reservoir Based on MOSFET Crossbar Array for Practical Echo State Network Implementation	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 458-463	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 458-463	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 458-463	2020/01	有	英語	研究発表ペーパー・要旨(国際会議)	公開
M. Shintani, H. Tsukamoto, T. Sato	M. Shintani, H. Tsukamoto, T. Sato	M. Shintani, H. Tsukamoto, T. Sato	Parameter Extraction Procedure for Surface-potential-based SiC MOSFET Model	Parameter Extraction Procedure for Surface-potential-based SiC MOSFET Model	Parameter Extraction Procedure for Surface-potential-based SiC MOSFET Model	IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA), 444-448	IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA), 444-448	IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA), 444-448	2019/10	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Y. Kume, M. Hiromoto, T. Sato	Y. Kume, M. Hiromoto, T. Sato	Y. Kume, M. Hiromoto, T. Sato	A Tuning-free Reservoir of MOSFET Crossbar Array for Inexpensive Hardware Realization of Echo State Network	A Tuning-free Reservoir of MOSFET Crossbar Array for Inexpensive Hardware Realization of Echo State Network	A Tuning-free Reservoir of MOSFET Crossbar Array for Inexpensive Hardware Realization of Echo State Network	The 22nd workshop on synthesis and system integration of mixed information technologies (SASIMI), 324-329	The 22nd workshop on synthesis and system integration of mixed information technologies (SASIMI), 324-329	The 22nd workshop on synthesis and system integration of mixed information technologies (SASIMI), 324-329	2019/10	有	英語	研究発表ペーパー・要旨(国際会議)	公開
T. Ono, S. Bian, T. Sato	T. Ono, S. Bian, T. Sato	T. Ono, S. Bian, T. Sato	Improved Multiplier Architecture on ASIC for RLWE-based Key Exchange	Improved Multiplier Architecture on ASIC for RLWE-based Key Exchange	Improved Multiplier Architecture on ASIC for RLWE-based Key Exchange	The 22nd workshop on synthesis and system integration of mixed information technologies (SASIMI), 39-40	The 22nd workshop on synthesis and system integration of mixed information technologies (SASIMI), 39-40	The 22nd workshop on synthesis and system integration of mixed information technologies (SASIMI), 39-40	2019/10	有	英語	研究発表ペーパー・要旨(国際会議)	公開
K. Oshima, S. Bian, T. Sato	K. Oshima, S. Bian, T. Sato	K. Oshima, S. Bian, T. Sato	Estimation of NBTI-induced Timing Degradation Considering Duty Ratio	Estimation of NBTI-induced Timing Degradation Considering Duty Ratio	Estimation of NBTI-induced Timing Degradation Considering Duty Ratio	The 22nd workshop on synthesis and system integration of mixed information technologies (SASIMI), 330-335	The 22nd workshop on synthesis and system integration of mixed information technologies (SASIMI), 330-335	The 22nd workshop on synthesis and system integration of mixed information technologies (SASIMI), 330-335	2019/10	有	英語	研究発表ペーパー・要旨(国際会議)	公開
M. Nakamura, T. Sato	M. Nakamura, T. Sato	M. Nakamura, T. Sato	Heart Rate Estimation During Exercise from Photoplethysmographic Signals Using Convolutional Neural Network	Heart Rate Estimation During Exercise from Photoplethysmographic Signals Using Convolutional Neural Network	Heart Rate Estimation During Exercise from Photoplethysmographic Signals Using Convolutional Neural Network	Biomedical Circuits and Systems Conference (BIOCAS), 1-4	Biomedical Circuits and Systems Conference (BIOCAS), 1-4	Biomedical Circuits and Systems Conference (BIOCAS), 1-4	2019/10	有	英語	研究発表ペーパー・要旨(国際会議)	公開
K. Oshima, M. Saito, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	K. Oshima, M. Saito, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	K. Oshima, M. Saito, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	Experimental Study of Bias Stress Degradation of Organic Thin Film Transistors	Experimental Study of Bias Stress Degradation of Organic Thin Film Transistors	Experimental Study of Bias Stress Degradation of Organic Thin Film Transistors	International Conference on Solid State Devices and Materials (SSDM), 89-90	International Conference on Solid State Devices and Materials (SSDM), 89-90	International Conference on Solid State Devices and Materials (SSDM), 89-90	2019/09	有	英語	研究発表ペーパー・要旨(国際会議)	公開
M. Shintani, K. Oishi, T. Sato	M. Shintani, K. Oishi, T. Sato	M. Shintani, K. Oishi, T. Sato	A Three-level Active Gate Drive Circuit for Power MOSFETs Utilizing a Generic Gate Driver IC	A Three-level Active Gate Drive Circuit for Power MOSFETs Utilizing a Generic Gate Driver IC	A Three-level Active Gate Drive Circuit for Power MOSFETs Utilizing a Generic Gate Driver IC	International Conference on Silicon Carbide and Related Materials (ICSCRM)	International Conference on Silicon Carbide and Related Materials (ICSCRM)	International Conference on Silicon Carbide and Related Materials (ICSCRM)	2019/09	有	英語	研究発表ペーパー・要旨(国際会議)	公開
中村公暉, 廣本正之, 佐藤高史	中村公暉, 廣本正之, 佐藤高史		畳み込みニューラルネットワークを利用した光電容積脈波からの運動時心拍推定手法	畳み込みニューラルネットワークを利用した光電容積脈波からの運動時心拍推定手法		回路とシステムワークショップ, 7-12	回路とシステムワークショップ, 7-12	, 7-12	2019/08	有	日本語	研究発表ペーパー・要旨(全国大会、その他学術会議)	公開
大島國弘, 齋藤成晃, 新谷道広, 栗原一徳, 小笠原泰弘, 佐藤高史	大島國弘, 齋藤成晃, 新谷道広, 栗原一徳, 小笠原泰弘, 佐藤高史		有機薄膜トランジスタの実測に基づくバイアス・ストレス劣化の要因とモデル化に関する検討	有機薄膜トランジスタの実測に基づくバイアス・ストレス劣化の要因とモデル化に関する検討		DA シンポジウム, 214-219	DA シンポジウム, 214-219	, 214-219	2019/08	有	日本語	研究発表ペーパー・要旨(全国大会、その他学術会議)	公開
Z. Qin, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	Z. Qin, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	Z. Qin, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	OCM-PUF: An Organic Current Mirror PUF With Enhanced Resilience to Device Degradation	OCM-PUF: An Organic Current Mirror PUF With Enhanced Resilience to Device Degradation	OCM-PUF: An Organic Current Mirror PUF With Enhanced Resilience to Device Degradation	IEEE International Conference on Flexible and Printable Sensors and Systems (FLEPS), P-47, 1-4	IEEE International Conference on Flexible and Printable Sensors and Systems (FLEPS), P-47, 1-4	IEEE International Conference on Flexible and Printable Sensors and Systems (FLEPS), P-47, 1-4	2019/07	有	英語	研究発表ペーパー・要旨(国際会議)	公開
S. Bian, M. Hiromoto, T. Sato	S. Bian, M. Hiromoto, T. Sato	S. Bian, M. Hiromoto, T. Sato	Filianore: Better Multiplier Architectures for LWE-based Post-quantum Key Exchange	Filianore: Better Multiplier Architectures for LWE-based Post-quantum Key Exchange	Filianore: Better Multiplier Architectures for LWE-based Post-quantum Key Exchange	ACM/IEEE Design Automation Conference (DAC), 52.4:1-52.4:6	ACM/IEEE Design Automation Conference (DAC), 52.4:1-52.4:6	ACM/IEEE Design Automation Conference (DAC), 52.4:1-52.4:6	2019/06	有	英語	研究発表ペーパー・要旨(国際会議)	公開
党璋, 佐藤高史	党璋, 佐藤高史		レプリカ交換イジングモデルソルバにおけるレプリカトポロジーと温度割当方法に関する検討	レプリカ交換イジングモデルソルバにおけるレプリカトポロジーと温度割当方法に関する検討		信学技報 VLD研究会, VLD2019-1, 7-12	信学技報 VLD研究会, VLD2019-1, 7-12	, VLD2019-1, 7-12	2019/05		日本語	研究発表ペーパー・要旨(全国大会、その他学術会議)	公開
H. Tsukamoto, M. Shintani, T. Sato	H. Tsukamoto, M. Shintani, T. Sato	H. Tsukamoto, M. Shintani, T. Sato	Study on Statistical Parameter Extraction of Power MOSFET Model by Principal Component Analysis	Study on Statistical Parameter Extraction of Power MOSFET Model by Principal Component Analysis	Study on Statistical Parameter Extraction of Power MOSFET Model by Principal Component Analysis	IEEE International Conference on Microelectronic Test Structures (ICMTS), 107-112	IEEE International Conference on Microelectronic Test Structures (ICMTS), 107-112	IEEE International Conference on Microelectronic Test Structures (ICMTS), 107-112	2019/03	有	英語	研究発表ペーパー・要旨(国際会議)	公開
M. Saito, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	M. Saito, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	M. Saito, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	A Compact Model of I-V Characteristic Degradation for Organic Thin Film Transistors	A Compact Model of I-V Characteristic Degradation for Organic Thin Film Transistors	A Compact Model of I-V Characteristic Degradation for Organic Thin Film Transistors	IEEE International Conference on Microelectronic Test Structures (ICMTS), 194-199	IEEE International Conference on Microelectronic Test Structures (ICMTS), 194-199	IEEE International Conference on Microelectronic Test Structures (ICMTS), 194-199	2019/03	有	英語	研究発表ペーパー・要旨(国際会議)	公開
S. Bian, M. Hiromoto, T. Sato	S. Bian, M. Hiromoto, T. Sato	S. Bian, M. Hiromoto, T. Sato	DArL: Dynamic Parameter Adjustment for LWE-based Secure Inference	DArL: Dynamic Parameter Adjustment for LWE-based Secure Inference	DArL: Dynamic Parameter Adjustment for LWE-based Secure Inference	Design, Automation and Test in Europe (DATE), 1718-1723	Design, Automation and Test in Europe (DATE), 1718-1723	Design, Automation and Test in Europe (DATE), 1718-1723	2019/03	有	英語	研究発表ペーパー・要旨(国際会議)	公開
S. Bian, M. Hiromoto, T. Sato	S. Bian, M. Hiromoto, T. Sato	S. Bian, M. Hiromoto, T. Sato	Towards Practical Homomorphic Email Filtering: A Hardware-accelerated Secure Naive Bayesian Filter	Towards Practical Homomorphic Email Filtering: A Hardware-accelerated Secure Naive Bayesian Filter	Towards Practical Homomorphic Email Filtering: A Hardware-accelerated Secure Naive Bayesian Filter	IEICE Technical Report, VLD2018-115, 133-138	IEICE Technical Report, VLD2018-115, 133-138	IEICE Technical Report, VLD2018-115, 133-138	2019/02		英語	研究発表ペーパー・要旨(全国大会、その他学術会議)	公開
S. Bian, M. Hiromoto, T. Sato	S. Bian, M. Hiromoto, T. Sato	S. Bian, M. Hiromoto, T. Sato	Towards Practical Homomorphic Email Filtering: A Hardware-accelerated Secure Naive Bayesian Filter	Towards Practical Homomorphic Email Filtering: A Hardware-accelerated Secure Naive Bayesian Filter	Towards Practical Homomorphic Email Filtering: A Hardware-accelerated Secure Naive Bayesian Filter	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 621-626	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 621-626	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 621-626	2019/01	有	英語	研究発表ペーパー・要旨(国際会議)	公開
T. Sato	T. Sato	T. Sato	A Transient Approach for Input Capacitance Characterization of Power Devices (Invited)	A Transient Approach for Input Capacitance Characterization of Power Devices (Invited)	A Transient Approach for Input Capacitance Characterization of Power Devices (Invited)	IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 1-6	IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 1-6	IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 1-6	2018/11	有	英語	研究発表ペーパー・要旨(国際会議)	公開
M. Saito, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	M. Saito, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	M. Saito, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	Measurement and Modeling of Frequency Degradation of an oTFT Ring Oscillator	Measurement and Modeling of Frequency Degradation of an oTFT Ring Oscillator	Measurement and Modeling of Frequency Degradation of an oTFT Ring Oscillator	IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 1-6	IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 1-6	IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 1-6	2018/11	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Z. Qin, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	Z. Qin, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	Z. Qin, M. Shintani, K. Kuribara, Y. Ogasahara, T. Sato	An Experimental Design of Robust Current-mode Arbiter PUF Using Organic Thin Film Transistors	An Experimental Design of Robust Current-mode Arbiter PUF Using Organic Thin Film Transistors	An Experimental Design of Robust Current-mode Arbiter PUF Using Organic Thin Film Transistors	IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 1-6	IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 1-6	IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 1-6	2018/11	有	英語	研究発表ペーパー・要旨(国際会議)	公開
H. Gyoten, M. Hiromoto, T. Sato	H. Gyoten, M. Hiromoto, T. Sato	H. Gyoten, M. Hiromoto, T. Sato	Enhancing the Solution Quality of Hardware Ising-model Solver via Parallel Tempering	Enhancing the Solution Quality of Hardware Ising-model Solver via Parallel Tempering	Enhancing the Solution Quality of Hardware Ising-model Solver via Parallel Tempering	IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 1-6	IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 1-6	IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 1-6	2018/11	有	英語	研究発表ペーパー・要旨(国際会議)	公開
M. Shintani, T. Sato	M. Shintani, T. Sato	M. Shintani, T. Sato	Initial Parameter Extraction Procedure for Surface-potential-based SiC MOSFET Model	Initial Parameter Extraction Procedure for Surface-potential-based SiC MOSFET Model	Initial Parameter Extraction Procedure for Surface-potential-based SiC MOSFET Model	Workshop on variability modeling and characterization (VMC), poster-3	Workshop on variability modeling and characterization (VMC), poster-3	Workshop on variability modeling and characterization (VMC), poster-3	2018/11	有	英語	研究発表ペーパー・要旨(国際会議)	公開
大島國弘, 辺松, 廣本正之, 佐藤高史	大島國弘, 辺松, 廣本正之, 佐藤高史		レプリカセンサを用いたNBTIによる回路特性変動予測に関する検討	レプリカセンサを用いたNBTIによる回路特性変動予測に関する検討		信学技報 VLD研究会(デザインガイア), VLD2018-67, 195-200	信学技報 VLD研究会(デザインガイア), VLD2018-67, 195-200	, VLD2018-67, 195-200	2018/11		日本語	研究発表ペーパー・要旨(全国大会、その他学術会議)	公開
M. Saito, M. Shintani, K. Kuribara, Y. Ogasahara, M. Hiromoto, T. Sato	M. Saito, M. Shintani, K. Kuribara, Y. Ogasahara, M. Hiromoto, T. Sato	M. Saito, M. Shintani, K. Kuribara, Y. Ogasahara, M. Hiromoto, T. Sato	On the Reset Operation of Organic Cross-coupled Inverter	On the Reset Operation of Organic Cross-coupled Inverter	On the Reset Operation of Organic Cross-coupled Inverter	International Conference on Solid State Devices and Materials (SSDM), J-3-03, 565-566	International Conference on Solid State Devices and Materials (SSDM), J-3-03, 565-566	International Conference on Solid State Devices and Materials (SSDM), J-3-03, 565-566	2018/09	有	英語	研究発表ペーパー・要旨(国際会議)	公開
小野龍輝, 田中悠貴, 新瑞徳, 辺松, 廣本正之, 佐藤高史	小野龍輝, 田中悠貴, 新瑞徳, 辺松, 廣本正之, 佐藤高史		NBTI劣化によるArbiter PUFの応答変化に関する検討	NBTI劣化によるArbiter PUFの応答変化に関する検討		電子情報通信学会総合大会, A-20-5, 184-184	電子情報通信学会総合大会, A-20-5, 184-184	, A-20-5, 184-184	2018/09		日本語	研究発表ペーパー・要旨(全国大会、その他学術会議)	公開
田中悠貴, 辺松, 廣本正之, 佐藤高史	田中悠貴, 辺松, 廣本正之, 佐藤高史		メモリスタを用いた等価な応答を返すPUF対の検討	メモリスタを用いた等価な応答を返すPUF対の検討		DA シンポジウム, 124-129	DA シンポジウム, 124-129	, 124-129	2018/08	有	日本語	研究発表ペーパー・要旨(全国大会、その他学術会議)	公開
辺松, 廣本正之, 佐藤高史	辺松, 廣本正之, 佐藤高史		Approximate computing を用いたLWE暗号の高効率復号回路	Approximate computing を用いたLWE暗号の高効率復号回路		DA シンポジウム, 208-213	DA シンポジウム, 208-213	, 208-213	2018/08	有	日本語	研究発表ペーパー・要旨(全国大会、その他学術会議)	公開
Y. Fujita, M. Hiromoto, T. Sato	Y. Fujita, M. Hiromoto, T. Sato	Y. Fujita, M. Hiromoto, T. Sato	Fast and Robust Heart Rate Estimation from Videos Through Dynamic Region Selection	Fast and Robust Heart Rate Estimation from Videos Through Dynamic Region Selection	Fast and Robust Heart Rate Estimation from Videos Through Dynamic Region Selection	International Engineering in Medicine and Biology Conference (EMBC), 1-6	International Engineering in Medicine and Biology Conference (EMBC), 1-6	International Engineering in Medicine and Biology Conference (EMBC), 1-6	2018/07	有	英語	研究発表ペーパー・要旨(国際会議)	公開
T. Ujiie, M. Hiromoto, T. Sato	T. Ujiie, M. Hiromoto, T. Sato	T. Ujiie, M. Hiromoto, T. Sato	Interpolation-based Object Detection Using Motion Vectors for Embedded Real-time Tracking Systems	Interpolation-based Object Detection Using Motion Vectors for Embedded Real-time Tracking Systems	Interpolation-based Object Detection Using Motion Vectors for Embedded Real-time Tracking Systems	IEEE Embedded Vision Workshop, 729-737	IEEE Embedded Vision Workshop, 729-737	IEEE Embedded Vision Workshop, 729-737	2018/06	有	英語	研究発表ペーパー・要旨(国際会議)	公開
S. Bian, M. Hiromoto, T. Sato	S. Bian, M. Hiromoto, T. Sato	S. Bian, M. Hiromoto, T. Sato	DWE: Decrypting Learning With Errors With Errors	DWE: Decrypting Learning With Errors With Errors	DWE: Decrypting Learning With Errors With Errors	ACM/IEEE Design Automation Conference (DAC), 10.3:1-10.3:6	ACM/IEEE Design Automation Conference (DAC), 10.3:1-10.3:6	ACM/IEEE Design Automation Conference (DAC), 10.3:1-10.3:6	2018/06	有	英語	研究発表ペーパー・要旨(国際会議)	公開
名倉健太, 廣本正之, 佐藤高史	名倉健太, 廣本正之, 佐藤高史		ストカスティック計算を用いたニューラルネットワークハードウェアのための省面積積和演算器	ストカスティック計算を用いたニューラルネットワークハードウェアのための省面積積和演算器		信学技報 VLSI設計技術研究会, VLD2018-18, 83, 81-86	信学技報 VLSI設計技術研究会, VLD2018-18, 83, 81-86	, VLD2018-18, 83, 81-86	2018/06		日本語	研究発表ペーパー・要旨(全国大会、その他学術会議)	公開
S. Matsumoto, H. Gyoten, M. Hiromoto, T. Sato	S. Matsumoto, H. Gyoten, M. Hiromoto, T. Sato	S. Matsumoto, H. Gyoten, M. Hiromoto, T. Sato	RRAM/CMOS-hybrid Architecture of Annealing Processor for Fully Connected Ising Model	RRAM/CMOS-hybrid Architecture of Annealing Processor for Fully Connected Ising Model	RRAM/CMOS-hybrid Architecture of Annealing Processor for Fully Connected Ising Model	IEEE International Memory Workshop (IMW), 70-73	IEEE International Memory Workshop (IMW), 70-73	IEEE International Memory Workshop (IMW), 70-73	2018/05	有	英語	研究発表ペーパー・要旨(国際会議)	公開
M. Shintani, B. N. Dauphin, K. Oishi, M. Hiromoto, T. Sato	M. Shintani, B. N. Dauphin, K. Oishi, M. Hiromoto, T. Sato	M. Shintani, B. N. Dauphin, K. Oishi, M. Hiromoto, T. Sato	A Plotter-based Automatic Measurements and Statistical Characterization of Multiple Discrete Power Devices	A Plotter-based Automatic Measurements and Statistical Characterization of Multiple Discrete Power Devices	A Plotter-based Automatic Measurements and Statistical Characterization of Multiple Discrete Power Devices	International power electronics conference (IPEC), 3644-3649	International power electronics conference (IPEC), 3644-3649	International power electronics conference (IPEC), 3644-3649	2018/05	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Y. Tanaka, S. Bian, M. Hiromoto, T. Sato	Y. Tanaka, S. Bian, M. Hiromoto, T. Sato	Y. Tanaka, S. Bian, M. Hiromoto, T. Sato	Coin Flipping PUF: A New PUF With Improved Resistance Against Machine Learning Attacks	Coin Flipping PUF: A New PUF With Improved Resistance Against Machine Learning Attacks	Coin Flipping PUF: A New PUF With Improved Resistance Against Machine Learning Attacks	IEEE International Symposium on Circuits and Systems (ISCAS), 65, 5, 602-606	IEEE International Symposium on Circuits and Systems (ISCAS), 65, 5, 602-606	IEEE International Symposium on Circuits and Systems (ISCAS), 65, 5, 602-606	2018/05	有	英語	研究発表ペーパー・要旨(国際会議)	公開
松本章吾, 業天英範, 廣本正之, 佐藤高史	松本章吾, 業天英範, 廣本正之, 佐藤高史		多ビットの相互作用をもつ全接続イジングモデルのためのRRAMアニーリングプロセッサ	多ビットの相互作用をもつ全接続イジングモデルのためのRRAMアニーリングプロセッサ		回路とシステムワークショップ, 48-53	回路とシステムワークショップ, 48-53	, 48-53	2018/05	有	日本語	研究発表ペーパー・要旨(全国大会、その他学術会議)	公開
齊藤成晃, 新谷道広, 栗原一徳, 小笠原泰弘, 廣本正之, 佐藤高史	齊藤成晃, 新谷道広, 栗原一徳, 小笠原泰弘, 廣本正之, 佐藤高史		有機トランジスタによるBuskeeper PUFの試作と連続測定のためのリセット回路の検討	有機トランジスタによるBuskeeper PUFの試作と連続測定のためのリセット回路の検討		回路とシステムワークショップ, 54-59	回路とシステムワークショップ, 54-59	, 54-59	2018/05	有	日本語	研究発表ペーパー・要旨(全国大会、その他学術会議)	公開
三宅哲史, 廣本正之, 佐藤高史	三宅哲史, 廣本正之, 佐藤高史		畳み込みニューラルネットワークの周波数領域学習による演算量削減	畳み込みニューラルネットワークの周波数領域学習による演算量削減		回路とシステムワークショップ, 130-135	回路とシステムワークショップ, 130-135	, 130-135	2018/05	有	日本語	研究発表ペーパー・要旨(全国大会、その他学術会議)	公開
T. Sato, K. Oishi, M. Hiromoto, M. Shintani	T. Sato, K. Oishi, M. Hiromoto, M. Shintani	T. Sato, K. Oishi, M. Hiromoto, M. Shintani	Electrical and Thermal Characterization of SiC Power MOSFET (Invited)	Electrical and Thermal Characterization of SiC Power MOSFET (Invited)	Electrical and Thermal Characterization of SiC Power MOSFET (Invited)	China Semiconductor Technology International Conference (CSTIC), 9-23, 1-4	China Semiconductor Technology International Conference (CSTIC), 9-23, 1-4	China Semiconductor Technology International Conference (CSTIC), 9-23, 1-4	2018/03	有	英語		公開
Z. Shin, S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	Z. Shin, S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	Z. Shin, S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	A Study on NBTI-induced Delay Degradation Considering Stress Frequency Dependence	A Study on NBTI-induced Delay Degradation Considering Stress Frequency Dependence	A Study on NBTI-induced Delay Degradation Considering Stress Frequency Dependence	International Symposium on Quality Electronic Design (ISQED), 2018-, 251-256	International Symposium on Quality Electronic Design (ISQED), 2018-, 251-256	International Symposium on Quality Electronic Design (ISQED), 2018-, 251-256	2018/03	有	英語		公開
H. Awano, T. Sato	H. Awano, T. Sato	H. Awano, T. Sato	Ising-PUF: A Machine Learning Attack Resistant PUF Featuring Lattice Like Arrangement of Arbiter-PUFs	Ising-PUF: A Machine Learning Attack Resistant PUF Featuring Lattice Like Arrangement of Arbiter-PUFs	Ising-PUF: A Machine Learning Attack Resistant PUF Featuring Lattice Like Arrangement of Arbiter-PUFs	Design, Automation and Test in Europe (DATE), 1459-1464	Design, Automation and Test in Europe (DATE), 1459-1464	Design, Automation and Test in Europe (DATE), 1459-1464	2018/03	有	英語		公開
M. Shintani, M. Hiromoto, T. Sato	M. Shintani, M. Hiromoto, T. Sato	M. Shintani, M. Hiromoto, T. Sato	Efficient Parameter-extraction of SPICE Compact Model Through Automatic Differentiation	Efficient Parameter-extraction of SPICE Compact Model Through Automatic Differentiation	Efficient Parameter-extraction of SPICE Compact Model Through Automatic Differentiation	IEEE International Conference on Microelectronic Test Structures (ICMTS), 35-42	IEEE International Conference on Microelectronic Test Structures (ICMTS), 35-42	IEEE International Conference on Microelectronic Test Structures (ICMTS), 35-42	2018/03	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Y. Tanaka, S. Bian, M. Hiromoto, T. Sato	Y. Tanaka, S. Bian, M. Hiromoto, T. Sato	Y. Tanaka, S. Bian, M. Hiromoto, T. Sato	A PUF Based on the Instantaneous Response of Ring Oscillator Determined by the Convergence Time of Bistable Ring	A PUF Based on the Instantaneous Response of Ring Oscillator Determined by the Convergence Time of Bistable Ring	A PUF Based on the Instantaneous Response of Ring Oscillator Determined by the Convergence Time of Bistable Ring	The 21st workshop on synthesis and system integration of mixed information technologies (SASIMI), Poster R1-6, 30-34	The 21st workshop on synthesis and system integration of mixed information technologies (SASIMI), Poster R1-6, 30-34	The 21st workshop on synthesis and system integration of mixed information technologies (SASIMI), Poster R1-6, 30-34	2018/03	有	英語	研究発表ペーパー・要旨(国際会議)	公開
S. Matsumoto, H. Gyoten, M. Hiromoto, T. Sato	S. Matsumoto, H. Gyoten, M. Hiromoto, T. Sato	S. Matsumoto, H. Gyoten, M. Hiromoto, T. Sato	A Feasibility Study of Annealing Processor for Fully-connected Ising Model Based on Memristor/CMOS Hybrid Architecture	A Feasibility Study of Annealing Processor for Fully-connected Ising Model Based on Memristor/CMOS Hybrid Architecture	A Feasibility Study of Annealing Processor for Fully-connected Ising Model Based on Memristor/CMOS Hybrid Architecture	The 21st workshop on synthesis and system integration of mixed information technologies (SASIMI), Poster R1-10, 45-50	The 21st workshop on synthesis and system integration of mixed information technologies (SASIMI), Poster R1-10, 45-50	The 21st workshop on synthesis and system integration of mixed information technologies (SASIMI), Poster R1-10, 45-50	2018/03	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Z. Shin, S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	Z. Shin, S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	Z. Shin, S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	Comparative Study of Delay Degradation Caused by NBTI Considering Stress Frequency Dependence	Comparative Study of Delay Degradation Caused by NBTI Considering Stress Frequency Dependence	Comparative Study of Delay Degradation Caused by NBTI Considering Stress Frequency Dependence	The 21st workshop on synthesis and system integration of mixed information technologies (SASIMI), Poster R3-2, 194-199	The 21st workshop on synthesis and system integration of mixed information technologies (SASIMI), Poster R3-2, 194-199	The 21st workshop on synthesis and system integration of mixed information technologies (SASIMI), Poster R3-2, 194-199	2018/03	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Y. Fujita, M. Hiromoto, T. Sato	Y. Fujita, M. Hiromoto, T. Sato	Y. Fujita, M. Hiromoto, T. Sato	Fast and Robust Heart Rate Estimation Using Inexpensive Cameras Through Dynamic Region Selection	Fast and Robust Heart Rate Estimation Using Inexpensive Cameras Through Dynamic Region Selection	Fast and Robust Heart Rate Estimation Using Inexpensive Cameras Through Dynamic Region Selection	IEEE Conference on Biomedical and Health Informatics (BHI)	IEEE Conference on Biomedical and Health Informatics (BHI)	IEEE Conference on Biomedical and Health Informatics (BHI)	2018/03	有	英語	研究発表ペーパー・要旨(国際会議)	公開
S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	Efficient Exploration of Worst Case Workload and Timing Degradation Under NBTI	Efficient Exploration of Worst Case Workload and Timing Degradation Under NBTI	Efficient Exploration of Worst Case Workload and Timing Degradation Under NBTI	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 2018-, 631-636	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 2018-, 631-636	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 2018-, 631-636	2018/01	有	英語		公開
氏家隆之, 廣本正之, 佐藤高史	氏家隆之, 廣本正之, 佐藤高史		動画像コーデックの動きベクトル援用によるCNN物体検出の負荷緩和	動画像コーデックの動きベクトル援用によるCNN物体検出の負荷緩和		情報処理学会第210回コンピュータビジョンとイメージメディア研究発表会, CVIM2018-210, 4, 1-8	情報処理学会第210回コンピュータビジョンとイメージメディア研究発表会, CVIM2018-210, 4, 1-8	, CVIM2018-210, 4, 1-8	2018/01		日本語		公開
M. Shintani, M. Hiromoto, T. Sato	M. Shintani, M. Hiromoto, T. Sato	M. Shintani, M. Hiromoto, T. Sato	Parameter Extraction for MOSFEET Current Model Using Backward Propagation of Errors	Parameter Extraction for MOSFEET Current Model Using Backward Propagation of Errors	Parameter Extraction for MOSFEET Current Model Using Backward Propagation of Errors	Workshop on variability modeling and characterization (VMC), poster-6	Workshop on variability modeling and characterization (VMC), poster-6	Workshop on variability modeling and characterization (VMC), poster-6	2017/11	有	英語	研究発表ペーパー・要旨(国際会議)	公開
田中悠貴, 辺松, 廣本正之, 佐藤高史	田中悠貴, 辺松, 廣本正之, 佐藤高史		双安定リング回路の収束時間により瞬時値応答を得る発振回路PUF	双安定リング回路の収束時間により瞬時値応答を得る発振回路PUF		信学技報 VLD研究会(デザインガイア), VLD2017-40, 79-84	信学技報 VLD研究会(デザインガイア), VLD2017-40, 79-84	, VLD2017-40, 79-84	2017/11		日本語		公開
佐藤高史, 大石一輝, 廣本正之, 新谷道広	佐藤高史, 大石一輝, 廣本正之, 新谷道広		SiCパワーMOSFETの特性測定とモデル化(招待)	SiCパワーMOSFETの特性測定とモデル化(招待)		信学技報 SDM研究会, SDM2017-65, 21-26	信学技報 SDM研究会, SDM2017-65, 21-26	, SDM2017-65, 21-26	2017/11		日本語		公開
大石一輝, 新谷道広, 廣本正之, 佐藤高史	大石一輝, 新谷道広, 廣本正之, 佐藤高史		汎用ゲートドライバICを利用したパワーMOSFETの3レベルアクティブゲート駆動回路	汎用ゲートドライバICを利用したパワーMOSFETの3レベルアクティブゲート駆動回路		電気学会研究会資料半導体電力変換研究会(SPC), SPC-17-168, 93-98	電気学会研究会資料半導体電力変換研究会(SPC), SPC-17-168, 93-98	, SPC-17-168, 93-98	2017/11		日本語		公開
M. Shintani, K. Kuribara, Y. Ogasahara, M. Hiromoto, T. Sato	M. Shintani, K. Kuribara, Y. Ogasahara, M. Hiromoto, T. Sato	M. Shintani, K. Kuribara, Y. Ogasahara, M. Hiromoto, T. Sato	A Design-analysis Flow Considering Mechanical Stability of Metal Masks for Organic CMOS Circuits	A Design-analysis Flow Considering Mechanical Stability of Metal Masks for Organic CMOS Circuits	A Design-analysis Flow Considering Mechanical Stability of Metal Masks for Organic CMOS Circuits	International Conference on Solid State Devices and Materials (SSDM), B-3-5, 91-92	International Conference on Solid State Devices and Materials (SSDM), B-3-5, 91-92	International Conference on Solid State Devices and Materials (SSDM), B-3-5, 91-92	2017/09	有	英語	研究発表ペーパー・要旨(国際会議)	公開
Qin Zhaoxing, 新谷道広, 廣本正之, 栗原一徳, 小笠原泰弘, 佐藤高史	Qin Zhaoxing, 新谷道広, 廣本正之, 栗原一徳, 小笠原泰弘, 佐藤高史		有機トランジスタCMOS回路製造のためのメタルマスクの要素設計ルールに関する一検討	有機トランジスタCMOS回路製造のためのメタルマスクの要素設計ルールに関する一検討		電子情報通信学会総合大会, A-6-9, 52-52	電子情報通信学会総合大会, A-6-9, 52-52	, A-6-9, 52-52	2017/09		日本語		公開
S. Bian, M. Hiromoto, T. Sato	S. Bian, M. Hiromoto, T. Sato	S. Bian, M. Hiromoto, T. Sato	Secured Content Addressable Memory Based on Homomorphic Encryption	Secured Content Addressable Memory Based on Homomorphic Encryption	Secured Content Addressable Memory Based on Homomorphic Encryption	DA Symposium, 133-138	DA Symposium, 133-138	DA Symposium, 133-138	2017/08	有	英語		公開
粟野皓光, 佐藤高史	粟野皓光, 佐藤高史		チャレンジヒステリシス特性を有するPUFの設計とシミュレーションに基づく性能評価	チャレンジヒステリシス特性を有するPUFの設計とシミュレーションに基づく性能評価		DA シンポジウム, 79-84	DA シンポジウム, 79-84	, 79-84	2017/08	有	日本語		公開
ベンジャミンドーファン, 大石一輝, 新谷道広, 廣本正之, 佐藤高史	ベンジャミンドーファン, 大石一輝, 新谷道広, 廣本正之, 佐藤高史		特性曲線を特徴ベクトルとした機械学習によるパワーデバイスの個体識別	特性曲線を特徴ベクトルとした機械学習によるパワーデバイスの個体識別		電気学会研究会資料半導体電力変換研究会(SPC), SPC-17-108, 19-24	電気学会研究会資料半導体電力変換研究会(SPC), SPC-17-108, 19-24	, SPC-17-108, 19-24	2017/07		日本語		公開
S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Bian, M. Shintani, M. Hiromoto, T. Sato	LSTA: Learning-based Static Timing Analysis for High-dimensional Correlated On-chip Variations	LSTA: Learning-based Static Timing Analysis for High-dimensional Correlated On-chip Variations	LSTA: Learning-based Static Timing Analysis for High-dimensional Correlated On-chip Variations	ACM/IEEE Design Automation Conference (DAC), 128280, 66:1-66:6	ACM/IEEE Design Automation Conference (DAC), 128280, 66:1-66:6	ACM/IEEE Design Automation Conference (DAC), 128280, 66:1-66:6	2017/06	有	英語	研究発表ペーパー・要旨(国際会議)	公開
ベンジャミンドーファン, 大石一輝, 新谷道広, 廣本正之, 佐藤高史	ベンジャミンドーファン, 大石一輝, 新谷道広, 廣本正之, 佐藤高史		プロッタを利用したディスクリートパワーデバイスの自動測定装置	プロッタを利用したディスクリートパワーデバイスの自動測定装置		電気学会研究会資料半導体電力変換研究会(SPC), SPC-17-103, 19-24	電気学会研究会資料半導体電力変換研究会(SPC), SPC-17-103, 19-24	, SPC-17-103, 19-24	2017/06		日本語		公開
佐藤高史, 大石一輝, 新谷道広, 廣本正之	佐藤高史, 大石一輝, 新谷道広, 廣本正之		回路シミュレーションによる電力変換回路の熱・電気連成解析を目指して --- 自己発熱を考慮したパワーMOSFETのモデリング ---(招待)	回路シミュレーションによる電力変換回路の熱・電気連成解析を目指して --- 自己発熱を考慮したパワーMOSFETのモデリング ---(招待)		回路とシステムワークショップ, 99-104	回路とシステムワークショップ, 99-104	, 99-104	2017/05	有	日本語		公開
大石一輝, 新谷道広, 廣本正之, 佐藤高史	大石一輝, 新谷道広, 廣本正之, 佐藤高史		特性測定に基づくパワーデバイスの自己発熱モデルを利用した電力変換回路の電気・熱連成解析	特性測定に基づくパワーデバイスの自己発熱モデルを利用した電力変換回路の電気・熱連成解析		回路とシステムワークショップ, 105-110	回路とシステムワークショップ, 105-110	, 105-110	2017/05	有	日本語		公開
新瑞徳, 森田俊平, 新谷道新, 廣本正之, 佐藤高史	新瑞徳, 森田俊平, 新谷道新, 廣本正之, 佐藤高史		トランジスタ劣化の永続・回復可能成分を考慮したしきい値電圧変動の時間依存モデル	トランジスタ劣化の永続・回復可能成分を考慮したしきい値電圧変動の時間依存モデル		回路とシステムワークショップ, 208-213	回路とシステムワークショップ, 208-213	, 208-213	2017/05	有	日本語		公開
S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	Comparative Study of Path Selection and Objective Function in Replacing NBTI Mitigation Logic	Comparative Study of Path Selection and Objective Function in Replacing NBTI Mitigation Logic	Comparative Study of Path Selection and Objective Function in Replacing NBTI Mitigation Logic	International Symposium on Quality Electronic Design (ISQED), 426-431	International Symposium on Quality Electronic Design (ISQED), 426-431	International Symposium on Quality Electronic Design (ISQED), 426-431	2017/03	有	英語		公開
K. Oishi, M. Shintani, M. Hiromoto, T. Sato	K. Oishi, M. Shintani, M. Hiromoto, T. Sato	K. Oishi, M. Shintani, M. Hiromoto, T. Sato	Input Capacitance Determination of Power MOSFETs from Switching Trajectories	Input Capacitance Determination of Power MOSFETs from Switching Trajectories	Input Capacitance Determination of Power MOSFETs from Switching Trajectories	IEEE International Conference on Microelectronic Test Structures (ICMTS), 87-92	IEEE International Conference on Microelectronic Test Structures (ICMTS), 87-92	IEEE International Conference on Microelectronic Test Structures (ICMTS), 87-92	2017/03	有	英語		公開
S. Bian, M. Hiromoto, T. Sato	S. Bian, M. Hiromoto, T. Sato	S. Bian, M. Hiromoto, T. Sato	SCAM: Secured Content Addressable Memory Based on Homomorphic Encryption	SCAM: Secured Content Addressable Memory Based on Homomorphic Encryption	SCAM: Secured Content Addressable Memory Based on Homomorphic Encryption	Design, Automation and Test in Europe (DATE), 984-989	Design, Automation and Test in Europe (DATE), 984-989	Design, Automation and Test in Europe (DATE), 984-989	2017/03	有	英語		公開
M. Shintani, K. Oishi, R. Zhou, M. Hiromoto, T. Sato	M. Shintani, K. Oishi, R. Zhou, M. Hiromoto, T. Sato	M. Shintani, K. Oishi, R. Zhou, M. Hiromoto, T. Sato	Device Identification from Mixture of Measurable Characteristics	Device Identification from Mixture of Measurable Characteristics	Device Identification from Mixture of Measurable Characteristics	IEEE Applied Power Electronics Conference and Exposition (APEC), 1001-1006	IEEE Applied Power Electronics Conference and Exposition (APEC), 1001-1006	IEEE Applied Power Electronics Conference and Exposition (APEC), 1001-1006	2017/03	有	英語		公開
粟野皓光, 佐藤高史	粟野皓光, 佐藤高史		Line samplingを用いたモンテカルロ法に基づくタイミング歩留り解析の高速化	Line samplingを用いたモンテカルロ法に基づくタイミング歩留り解析の高速化		信学技報 VLSI設計技術研究会, VLD2016-117, 478, 83-84	信学技報 VLSI設計技術研究会, VLD2016-117, 478, 83-84	, VLD2016-117, 478, 83-84	2017/03		日本語		公開
小西慧, 廣本正之, 佐藤高史	小西慧, 廣本正之, 佐藤高史		動画のフレーム間相関を利用した圧縮センシングの高速復元手法	動画のフレーム間相関を利用した圧縮センシングの高速復元手法		信学技報スマートインフォメディアシステム研究会, SIS2016-55, 77-82	信学技報スマートインフォメディアシステム研究会, SIS2016-55, 77-82	, SIS2016-55, 77-82	2017/03		日本語		公開
岡本浩尚, 業天英範, 廣本正之, 佐藤高史	岡本浩尚, 業天英範, 廣本正之, 佐藤高史		イジングモデルのソフトウェア実装による最大カット問題の求解性能評価	イジングモデルのソフトウェア実装による最大カット問題の求解性能評価		電子情報通信学会総合大会, A-1-25, 25-25	電子情報通信学会総合大会, A-1-25, 25-25	, A-1-25, 25-25	2017/03		日本語		公開
藤田雄也, 廣本正之, 佐藤高史	藤田雄也, 廣本正之, 佐藤高史		手の動画像からの心拍間隔推定に関する一検討	手の動画像からの心拍間隔推定に関する一検討		電子情報通信学会総合大会, B-20-13, 555-555	電子情報通信学会総合大会, B-20-13, 555-555	, B-20-13, 555-555	2017/03		日本語		公開
H. Awano, M. Hiromoto, T. Sato	H. Awano, M. Hiromoto, T. Sato	H. Awano, M. Hiromoto, T. Sato	Efficient Circuit Failure Probability Calculation Along Product Lifetime Considering Device Aging	Efficient Circuit Failure Probability Calculation Along Product Lifetime Considering Device Aging	Efficient Circuit Failure Probability Calculation Along Product Lifetime Considering Device Aging	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 93-98	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 93-98	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 93-98	2017/01	有	英語		公開
Y. Chen, M. Shintani, T. Sato, Y. Shi, S. Chang	Y. Chen, M. Shintani, T. Sato, Y. Shi, S. Chang	Y. Chen, M. Shintani, T. Sato, Y. Shi, S. Chang	Pattern Based Runtime Voltage Emergency Prediction: An Instruction-aware Block Sparse Compressed Sensing Approach	Pattern Based Runtime Voltage Emergency Prediction: An Instruction-aware Block Sparse Compressed Sensing Approach	Pattern Based Runtime Voltage Emergency Prediction: An Instruction-aware Block Sparse Compressed Sensing Approach	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 543-548	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 543-548	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 543-548	2017/01	有	英語		公開
氏家隆之, 廣本正之, 佐藤高史	氏家隆之, 廣本正之, 佐藤高史		演算簡略化手法評価のための畳み込みニューラルネットワークのFPGA実装	演算簡略化手法評価のための畳み込みニューラルネットワークのFPGA実装		第42回パルテノン研究会, 42, 51-56	第42回パルテノン研究会, 42, 51-56	, 42, 51-56	2016/12		日本語		公開
業天英範, 廣本正之, 佐藤高史	業天英範, 廣本正之, 佐藤高史		イジングモデルのFPGA実装による最大カット問題の求解速度評価	イジングモデルのFPGA実装による最大カット問題の求解速度評価		第42回パルテノン研究会, 42, 57-62	第42回パルテノン研究会, 42, 57-62	, 42, 57-62	2016/12		日本語		公開
T. Ujiie, M. Hiromoto, T. Sato	T. Ujiie, M. Hiromoto, T. Sato	T. Ujiie, M. Hiromoto, T. Sato	Hardware Accelerator of Convolutional Neural Network for Image Recognition and Its Performance Evaluation Platform	Hardware Accelerator of Convolutional Neural Network for Image Recognition and Its Performance Evaluation Platform	Hardware Accelerator of Convolutional Neural Network for Image Recognition and Its Performance Evaluation Platform	The 20th workshop on synthesis and system integration of mixed information technologies (SASIMI), Poster R1-4, 16-17	The 20th workshop on synthesis and system integration of mixed information technologies (SASIMI), Poster R1-4, 16-17	The 20th workshop on synthesis and system integration of mixed information technologies (SASIMI), Poster R1-4, 16-17	2016/11	有	英語		公開
S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	Path Grouping Approach for Efficient Candidate-selection of Replacing NBTI Mitigation Logic	Path Grouping Approach for Efficient Candidate-selection of Replacing NBTI Mitigation Logic	Path Grouping Approach for Efficient Candidate-selection of Replacing NBTI Mitigation Logic	The 20th workshop on synthesis and system integration of mixed information technologies (SASIMI), poster R3-12, 225-230	The 20th workshop on synthesis and system integration of mixed information technologies (SASIMI), poster R3-12, 225-230	The 20th workshop on synthesis and system integration of mixed information technologies (SASIMI), poster R3-12, 225-230	2016/11	有	英語		公開
K. Oishi, M. Shintani, M. Hiromoto, T. Sato	K. Oishi, M. Shintani, M. Hiromoto, T. Sato	K. Oishi, M. Shintani, M. Hiromoto, T. Sato	Thermal Circuit Identification of Power MOSFETs Through In-situ Channel Temperature Estimation	Thermal Circuit Identification of Power MOSFETs Through In-situ Channel Temperature Estimation	Thermal Circuit Identification of Power MOSFETs Through In-situ Channel Temperature Estimation	The 20th workshop on synthesis and system integration of mixed information technologies (SASIMI), Poster R3-15, 242-247	The 20th workshop on synthesis and system integration of mixed information technologies (SASIMI), Poster R3-15, 242-247	The 20th workshop on synthesis and system integration of mixed information technologies (SASIMI), Poster R3-15, 242-247	2016/11	有	英語		公開
M. Shintani, K. Oishi, R. Zhou, M. Hiromoto, T. Sato	M. Shintani, K. Oishi, R. Zhou, M. Hiromoto, T. Sato	M. Shintani, K. Oishi, R. Zhou, M. Hiromoto, T. Sato	Unique Device Identification Framework for Power MOSFETs Using Inherent Device Variation	Unique Device Identification Framework for Power MOSFETs Using Inherent Device Variation	Unique Device Identification Framework for Power MOSFETs Using Inherent Device Variation	Workshop on variability modeling and characterization (VMC), poster-7	Workshop on variability modeling and characterization (VMC), poster-7	Workshop on variability modeling and characterization (VMC), poster-7	2016/11	有	英語		公開
S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Morita, S. Bian, M. Shintani, M. Hiromoto, T. Sato	Representative Path Approach for Time-efficient NBTI Mitigation Logic Replacement	Representative Path Approach for Time-efficient NBTI Mitigation Logic Replacement	Representative Path Approach for Time-efficient NBTI Mitigation Logic Replacement	Workshop on variability modeling and characterization (VMC), poster-8	Workshop on variability modeling and characterization (VMC), poster-8	Workshop on variability modeling and characterization (VMC), poster-8	2016/11	有	英語		公開
T. Okuda, Y. Nakamura, M. Shintani, T. Sato, T. Hikihara	T. Okuda, Y. Nakamura, M. Shintani, T. Sato, T. Hikihara	T. Okuda, Y. Nakamura, M. Shintani, T. Sato, T. Hikihara	Analysis of Transient Behavior of SiC Power MOSFETs Based on Surface Potential Model and Its Application to Boost Converter	Analysis of Transient Behavior of SiC Power MOSFETs Based on Surface Potential Model and Its Application to Boost Converter	Analysis of Transient Behavior of SiC Power MOSFETs Based on Surface Potential Model and Its Application to Boost Converter	IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA), 101-104	IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA), 101-104	IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA), 101-104	2016/11	有	英語		公開
M. Shintani, K. Oishi, R. Zhou, M. Hiromoto, T. Sato	M. Shintani, K. Oishi, R. Zhou, M. Hiromoto, T. Sato	M. Shintani, K. Oishi, R. Zhou, M. Hiromoto, T. Sato	A Circuit Simulation Model for V-groove SiC Power MOSFET	A Circuit Simulation Model for V-groove SiC Power MOSFET	A Circuit Simulation Model for V-groove SiC Power MOSFET	IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA), 286-289	IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA), 286-289	IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA), 286-289	2016/11	有	英語		公開
K. Oishi, M. Shintani, M. Hiromoto, T. Sato	K. Oishi, M. Shintani, M. Hiromoto, T. Sato	K. Oishi, M. Shintani, M. Hiromoto, T. Sato	Identifications of Thermal Equivalent Circuit for Power MOSFETs Through In-situ Channel Temperature Estimation	Identifications of Thermal Equivalent Circuit for Power MOSFETs Through In-situ Channel Temperature Estimation	Identifications of Thermal Equivalent Circuit for Power MOSFETs Through In-situ Channel Temperature Estimation	IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA), 308-313	IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA), 308-313	IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA), 308-313	2016/11	有	英語		公開
S. Bian, M. Shintani, Z. Wang, M. Hiromoto, A. Chattopadhyay, T. Sato	S. Bian, M. Shintani, Z. Wang, M. Hiromoto, A. Chattopadhyay, T. Sato	S. Bian, M. Shintani, Z. Wang, M. Hiromoto, A. Chattopadhyay, T. Sato	Runtime NBTI Mitigtion for Processor Lifespan Extension via Selective Node Control	Runtime NBTI Mitigtion for Processor Lifespan Extension via Selective Node Control	Runtime NBTI Mitigtion for Processor Lifespan Extension via Selective Node Control	IEEE Asian Test Symposium (ATS), 234-239	IEEE Asian Test Symposium (ATS), 234-239	IEEE Asian Test Symposium (ATS), 234-239	2016/11	有	英語		公開
R. Zhou, M. Shintani, M. Hiromoto, T. Sato	R. Zhou, M. Shintani, M. Hiromoto, T. Sato	R. Zhou, M. Shintani, M. Hiromoto, T. Sato	A Charge Based SiC Power MOSFET Model Considering On-state Resistance	A Charge Based SiC Power MOSFET Model Considering On-state Resistance	A Charge Based SiC Power MOSFET Model Considering On-state Resistance	International Symposium on Nonlinear Theory and Its Applications (NOLTA), 177-180	International Symposium on Nonlinear Theory and Its Applications (NOLTA), 177-180	International Symposium on Nonlinear Theory and Its Applications (NOLTA), 177-180	2016/11	有	英語		公開
M. Shintani, S. Yuchong, H. Sekiya, T. Sato	M. Shintani, S. Yuchong, H. Sekiya, T. Sato	M. Shintani, S. Yuchong, H. Sekiya, T. Sato	A Design Example of Class-E Based Gate Driver for High Frequency Operation of SiC Power MOSFET	A Design Example of Class-E Based Gate Driver for High Frequency Operation of SiC Power MOSFET	A Design Example of Class-E Based Gate Driver for High Frequency Operation of SiC Power MOSFET	International Symposium on Nonlinear Theory and Its Applications (NOLTA), 181-181	International Symposium on Nonlinear Theory and Its Applications (NOLTA), 181-181	International Symposium on Nonlinear Theory and Its Applications (NOLTA), 181-181	2016/11	有	英語		公開
大石一輝, 新谷道広, 廣本正之, 佐藤高史	大石一輝, 新谷道広, 廣本正之, 佐藤高史		スイッチング波形を利用したパワーMOSFETの入力容量測定とモデル化	スイッチング波形を利用したパワーMOSFETの入力容量測定とモデル化		電気学会研究会資料半導体電力変換研究会(SPC), SPC-16-146, 75-80	電気学会研究会資料半導体電力変換研究会(SPC), SPC-16-146, 75-80	, SPC-16-146, 75-80	2016/11		日本語		公開
T. Ujiie, M. Hiromoto, T. Sato	T. Ujiie, M. Hiromoto, T. Sato	T. Ujiie, M. Hiromoto, T. Sato	Approximated Prediction Strategy for Reducing Power Consumption of Convolutional Neural Network Processor	Approximated Prediction Strategy for Reducing Power Consumption of Convolutional Neural Network Processor	Approximated Prediction Strategy for Reducing Power Consumption of Convolutional Neural Network Processor	IEEE Embedded Vision Workshop, 52-58	IEEE Embedded Vision Workshop, 52-58	IEEE Embedded Vision Workshop, 52-58	2016/09	有	英語		公開
Y. Nakamura, M. Shintani, K. Oishi, T. Sato, T. Hikihara	Y. Nakamura, M. Shintani, K. Oishi, T. Sato, T. Hikihara	Y. Nakamura, M. Shintani, K. Oishi, T. Sato, T. Hikihara	A Simulation Model for SiC Power MOSFET Based on Surface Potential	A Simulation Model for SiC Power MOSFET Based on Surface Potential	A Simulation Model for SiC Power MOSFET Based on Surface Potential	International Conference on Simulation of Semiconductor Processes and Devices (SISPAD), 121-124	International Conference on Simulation of Semiconductor Processes and Devices (SISPAD), 121-124	International Conference on Simulation of Semiconductor Processes and Devices (SISPAD), 121-124	2016/09	有	英語		公開
S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Bian, M. Shintani, M. Hiromoto, T. Sato	Aging-aware Timing Analysis Based on Machine Learning	Aging-aware Timing Analysis Based on Machine Learning	Aging-aware Timing Analysis Based on Machine Learning	DA Symposium, 44-49	DA Symposium, 44-49	DA Symposium, 44-49	2016/09	有	英語		公開
M. Shintani, Y. Nakamura, M. Hiromoto, T. Sato	M. Shintani, Y. Nakamura, M. Hiromoto, T. Sato	M. Shintani, Y. Nakamura, M. Hiromoto, T. Sato	A Surface-potential-based Reverse-transfer Capacitance Model for Vertical SiC DMOSFET	A Surface-potential-based Reverse-transfer Capacitance Model for Vertical SiC DMOSFET	A Surface-potential-based Reverse-transfer Capacitance Model for Vertical SiC DMOSFET	International Conference on Solid State Devices and Materials (SSDM), 993-994	International Conference on Solid State Devices and Materials (SSDM), 993-994	International Conference on Solid State Devices and Materials (SSDM), 993-994	2016/09	有	英語		公開
大石一輝, 新谷道広, 廣本正之, 佐藤高史	大石一輝, 新谷道広, 廣本正之, 佐藤高史		PWM電力制御によるパワーデバイスの熱伝達特性測定	PWM電力制御によるパワーデバイスの熱伝達特性測定		電子情報通信学会ソサイエティ大会基礎・境界/NOLTA講演論文集, A-1-35, 35-35	電子情報通信学会ソサイエティ大会基礎・境界/NOLTA講演論文集, A-1-35, 35-35	, A-1-35, 35-35	2016/09		日本語		公開
新谷道広, 大石一輝, 周瑞, 廣本正之, 佐藤高史	新谷道広, 大石一輝, 周瑞, 廣本正之, 佐藤高史		V溝構造SiCパワーMOSFETの静特性モデル化に関する一考察	V溝構造SiCパワーMOSFETの静特性モデル化に関する一考察		電子情報通信学会ソサイエティ大会基礎・境界/NOLTA講演論文集, A-1-36, 36-36	電子情報通信学会ソサイエティ大会基礎・境界/NOLTA講演論文集, A-1-36, 36-36	, A-1-36, 36-36	2016/09		日本語		公開
三宅哲史, 氏家隆之, 廣本正之, 佐藤高史	三宅哲史, 氏家隆之, 廣本正之, 佐藤高史		Binarized Neural Networkを用いた画像認識ハードウェアの消費エネルギー評価	Binarized Neural Networkを用いた画像認識ハードウェアの消費エネルギー評価		電子情報通信学会ソサイエティ大会基礎・境界/NOLTA講演論文集, A-6-1, 64-64	電子情報通信学会ソサイエティ大会基礎・境界/NOLTA講演論文集, A-6-1, 64-64	, A-6-1, 64-64	2016/09		日本語		公開
忻瑞徳, 森田俊平, 新谷道広, 廣本正之, 佐藤高史	忻瑞徳, 森田俊平, 新谷道広, 廣本正之, 佐藤高史		NBTIによるしきい値電圧変動のストレス確率依存性の評価	NBTIによるしきい値電圧変動のストレス確率依存性の評価		電子情報通信学会ソサイエティ大会基礎・境界/NOLTA講演論文集, A-6-2, 65-65	電子情報通信学会ソサイエティ大会基礎・境界/NOLTA講演論文集, A-6-2, 65-65	, A-6-2, 65-65	2016/09		日本語		公開
田中悠貴, 吉永幹, 廣本正之, 佐藤高史	田中悠貴, 吉永幹, 廣本正之, 佐藤高史		しきい値電圧ばらつきによるBistable Ring PUFの応答予測	しきい値電圧ばらつきによるBistable Ring PUFの応答予測		電子情報通信学会ソサイエティ大会基礎・境界/NOLTA講演論文集, A-6-3, 66-66	電子情報通信学会ソサイエティ大会基礎・境界/NOLTA講演論文集, A-6-3, 66-66	, A-6-3, 66-66	2016/09		日本語		公開
藤田雄也, 廣本正之, 佐藤高史	藤田雄也, 廣本正之, 佐藤高史		顔と手の連続静止画からの脈波伝播時間推定に関する一検討	顔と手の連続静止画からの脈波伝播時間推定に関する一検討		電子情報通信学会ソサイエティ大会, B-20-2, 431-431	電子情報通信学会ソサイエティ大会, B-20-2, 431-431	, B-20-2, 431-431	2016/09		日本語		公開
山森聡, 廣本正之, 佐藤高史	山森聡, 廣本正之, 佐藤高史		ばらつきを考慮したメモリスタモデルによるニューラルネットワークの学習収束性の評価	ばらつきを考慮したメモリスタモデルによるニューラルネットワークの学習収束性の評価		電子情報通信学会ソサイエティ大会エレクトロニクス講演論文集2, C-12-38, 85-85	電子情報通信学会ソサイエティ大会エレクトロニクス講演論文集2, C-12-38, 85-85	, C-12-38, 85-85	2016/09		日本語		公開
齊藤成晃, 新谷道広, 小笠原泰弘, 廣本正之, 佐藤高史	齊藤成晃, 新谷道広, 小笠原泰弘, 廣本正之, 佐藤高史		有機トランジスタにおける漏れ電流特性のモデル化	有機トランジスタにおける漏れ電流特性のモデル化		電子情報通信学会ソサイエティ大会エレクトロニクス講演論文集2, C-13-4, 94-94	電子情報通信学会ソサイエティ大会エレクトロニクス講演論文集2, C-13-4, 94-94	, C-13-4, 94-94	2016/09		日本語		公開
奥田貴史, 中村洋平, 新谷道広, 佐藤高史, 引原隆士	奥田貴史, 中村洋平, 新谷道広, 佐藤高史, 引原隆士		表面ポテンシャルモデルを用いたSiCパワーMOSFETの過渡解析および昇圧回路への応用	表面ポテンシャルモデルを用いたSiCパワーMOSFETの過渡解析および昇圧回路への応用		電気学会産業応用部門大会(JIASC), LA-1, 1-10, XXX-XXX	電気学会産業応用部門大会(JIASC), LA-1, 1-10, XXX-XXX	, LA-1, 1-10, XXX-XXX	2016/08		日本語		公開
新谷道広, 孫宇チョン, 関谷大雄, 佐藤高史	新谷道広, 孫宇チョン, 関谷大雄, 佐藤高史		零電圧スイッチング動作に基づくゲートドライバのための設計解析式の検討	零電圧スイッチング動作に基づくゲートドライバのための設計解析式の検討		電気学会研究会資料半導体電力変換研究会(SPC), SPC-16-099, 77-82	電気学会研究会資料半導体電力変換研究会(SPC), SPC-16-099, 77-82	, SPC-16-099, 77-82	2016/07		日本語		公開
H. Awano, T. Sato	H. Awano, T. Sato	H. Awano, T. Sato	Efficient Transistor-level Timing Yield Estimation via Line Sampling	Efficient Transistor-level Timing Yield Estimation via Line Sampling	Efficient Transistor-level Timing Yield Estimation via Line Sampling	ACM/IEEE Design Automation Conference (DAC), 115:1-115:6	ACM/IEEE Design Automation Conference (DAC), 115:1-115:6	ACM/IEEE Design Automation Conference (DAC), 115:1-115:6	2016/06	有	英語		公開
S. Bian, M. Shintani, S. Morita, H. Awano, M. Hiromoto, T. Sato	S. Bian, M. Shintani, S. Morita, H. Awano, M. Hiromoto, T. Sato	S. Bian, M. Shintani, S. Morita, H. Awano, M. Hiromoto, T. Sato	Workload-aware Worst Path Analysis of Processor-scale NBTI Degradation	Workload-aware Worst Path Analysis of Processor-scale NBTI Degradation	Workload-aware Worst Path Analysis of Processor-scale NBTI Degradation	ACM Great Lakes Symposium on VLSI (GLSVLSI), 203-208	ACM Great Lakes Symposium on VLSI (GLSVLSI), 203-208	ACM Great Lakes Symposium on VLSI (GLSVLSI), 203-208	2016/05	有	英語		公開
M. Yoshinaga, H. Awano, M. Hiromoto, T. Sato	M. Yoshinaga, H. Awano, M. Hiromoto, T. Sato	M. Yoshinaga, H. Awano, M. Hiromoto, T. Sato	Physically Unclonable Function Using RTN-induced Delay Fluctuation in Ring Oscillators	Physically Unclonable Function Using RTN-induced Delay Fluctuation in Ring Oscillators	Physically Unclonable Function Using RTN-induced Delay Fluctuation in Ring Oscillators	IEEE International Symposium on Circuits and Systems (ISCAS), 2619-2622	IEEE International Symposium on Circuits and Systems (ISCAS), 2619-2622	IEEE International Symposium on Circuits and Systems (ISCAS), 2619-2622	2016/05	有	英語		公開
氏家隆之, 廣本正之, 佐藤高史	氏家隆之, 廣本正之, 佐藤高史		近似的予測戦略に基づく畳み込みニューラルネットワークプロセッサの低電力化	近似的予測戦略に基づく畳み込みニューラルネットワークプロセッサの低電力化		回路とシステムワークショップ, 13-18	回路とシステムワークショップ, 13-18	, 13-18	2016/05	有	日本語		公開
辺松, 新谷道広, 森田俊平, 粟野浩光, 廣本正之, 佐藤高史	辺松, 新谷道広, 森田俊平, 粟野浩光, 廣本正之, 佐藤高史		信号確率伝播に基づくプロセッサのためのNBTI起因最大遅延パスの抽出	信号確率伝播に基づくプロセッサのためのNBTI起因最大遅延パスの抽出		回路とシステムワークショップ, 30-35	回路とシステムワークショップ, 30-35	, 30-35	2016/05	有	日本語		公開
森田俊平, 辺松, 新谷道広, 廣本正之, 佐藤高史	森田俊平, 辺松, 新谷道広, 廣本正之, 佐藤高史		代表パス抽出による劣化緩和セル置換箇所の高速な選択手法	代表パス抽出による劣化緩和セル置換箇所の高速な選択手法		回路とシステムワークショップ, 36-41	回路とシステムワークショップ, 36-41	, 36-41	2016/05	有	日本語		公開
大石一輝, 新谷道広, 廣本正之, 佐藤高史	大石一輝, 新谷道広, 廣本正之, 佐藤高史		パッケージの熱伝達特性推定に基づくパワーMOSFET自己発熱モデル	パッケージの熱伝達特性推定に基づくパワーMOSFET自己発熱モデル		回路とシステムワークショップ, 273-278	回路とシステムワークショップ, 273-278	, 273-278	2016/05	有	日本語		公開
周瑞, 新谷道広, 廣本正之, 佐藤高史	周瑞, 新谷道広, 廣本正之, 佐藤高史		ゲート電圧依存性を考慮した縦型SiCパワーMOSFETのボディダイオードモデル	ゲート電圧依存性を考慮した縦型SiCパワーMOSFETのボディダイオードモデル		回路とシステムワークショップ, 279-284	回路とシステムワークショップ, 279-284	, 279-284	2016/05	有	日本語		公開
藤田雄也, 廣本正之, 佐藤高史	藤田雄也, 廣本正之, 佐藤高史		粒子フィルタを用いた光電脈波信号からの運動時心拍数推定手法	粒子フィルタを用いた光電脈波信号からの運動時心拍数推定手法		回路とシステムワークショップ, 351-356	回路とシステムワークショップ, 351-356	, 351-356	2016/05	有	日本語		公開
Takashi Sato, Hidetoshi Onodera	Takashi Sato, Hidetoshi Onodera	Takashi Sato, Hidetoshi Onodera	Circuit Aging - Measurement Techniques	Circuit Aging - Measurement Techniques	Circuit Aging - Measurement Techniques	IEEE International Reliability Physics Symposium, Monday Tutorial, TU2-6	IEEE International Reliability Physics Symposium, Monday Tutorial, TU2-6	IEEE International Reliability Physics Symposium, Monday Tutorial, TU2-6	2016/04		英語	講演資料等(セミナー、チュートリアル、講習、講義)	公開
S. Bian, M. Shintani, Z. Wang, M. Hiromoto, A. Chattopadhyay, T. Sato	S. Bian, M. Shintani, Z. Wang, M. Hiromoto, A. Chattopadhyay, T. Sato	S. Bian, M. Shintani, Z. Wang, M. Hiromoto, A. Chattopadhyay, T. Sato	Mitigation of NBTI-induced Timing Degradation in Processor	Mitigation of NBTI-induced Timing Degradation in Processor	Mitigation of NBTI-induced Timing Degradation in Processor	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 21-27	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 21-27	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 21-27	2016/03	有	英語		公開
H. Awano, T. Sato	H. Awano, T. Sato	H. Awano, T. Sato	Efficient Transistor-level Timing Yield Estimation via Line Sampling	Efficient Transistor-level Timing Yield Estimation via Line Sampling	Efficient Transistor-level Timing Yield Estimation via Line Sampling	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 50-55	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 50-55	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 50-55	2016/03	有	英語		公開
S. Bian, M. Shintani, S. Morita, M. Hiromoto, T. Sato	S. Bian, M. Shintani, S. Morita, M. Hiromoto, T. Sato	S. Bian, M. Shintani, S. Morita, M. Hiromoto, T. Sato	Nonlinear Delay-table Approach for Full-chip NBTI Degradation Prediction	Nonlinear Delay-table Approach for Full-chip NBTI Degradation Prediction	Nonlinear Delay-table Approach for Full-chip NBTI Degradation Prediction	International Symposium on Quality Electronic Design (ISQED), 307-312	International Symposium on Quality Electronic Design (ISQED), 307-312	International Symposium on Quality Electronic Design (ISQED), 307-312	2016/03	有	英語		公開
Y. Nakamura, M. Shintani, T. Sato, T. Hikihara	Y. Nakamura, M. Shintani, T. Sato, T. Hikihara	Y. Nakamura, M. Shintani, T. Sato, T. Hikihara	A High Power Curve Tracer for Characterizing Full Operational Range of SiC Power Transistors	A High Power Curve Tracer for Characterizing Full Operational Range of SiC Power Transistors	A High Power Curve Tracer for Characterizing Full Operational Range of SiC Power Transistors	IEEE International Conference on Microelectronic Test Structures (ICMTS), 90-94	IEEE International Conference on Microelectronic Test Structures (ICMTS), 90-94	IEEE International Conference on Microelectronic Test Structures (ICMTS), 90-94	2016/03	有	英語		公開
業天英範, 廣本正之, 佐藤高史	業天英範, 廣本正之, 佐藤高史		最大カット問題の高速求解に向けた二次元イジングモデルのFPGA実装	最大カット問題の高速求解に向けた二次元イジングモデルのFPGA実装		信学技報 VLSI設計技術研究会, VLD2015-133, 125-130	信学技報 VLSI設計技術研究会, VLD2015-133, 125-130	, VLD2015-133, 125-130	2016/03		日本語		公開
岸野瞬士, 廣本正之, 佐藤高史	岸野瞬士, 廣本正之, 佐藤高史		格子状電極を用いたジェスチャ認識向け電界センサによる導電体位置推定精度の評価	格子状電極を用いたジェスチャ認識向け電界センサによる導電体位置推定精度の評価		電子情報通信学会総合大会(於九州大学) 基礎・境界講演論文集, H-2-20, 61-61	電子情報通信学会総合大会(於九州大学) 基礎・境界講演論文集, H-2-20, 61-61	, H-2-20, 61-61	2016/03		日本語		公開
高垣勇登, 黒谷欣吾, 日高青路, 廣本正之, 佐藤高史	高垣勇登, 黒谷欣吾, 日高青路, 廣本正之, 佐藤高史		Sパラメータに基づく等価回路を利用したDC-DCコンバータの高周波ノイズモデリング	Sパラメータに基づく等価回路を利用したDC-DCコンバータの高周波ノイズモデリング		電気学会全国大会講演論文集, 4, 160-160	電気学会全国大会講演論文集, 4, 160-160	, 4, 160-160	2016/03		日本語		公開
新谷道広, 廣本正之, 佐藤高史	新谷道広, 廣本正之, 佐藤高史		表面電位に基づくSiCパワーMOSFETモデルを用いたE級増幅器の回路シミュレーションに関する検討	表面電位に基づくSiCパワーMOSFETモデルを用いたE級増幅器の回路シミュレーションに関する検討		電気学会全国大会講演論文集, 4, 20-20	電気学会全国大会講演論文集, 4, 20-20	, 4, 20-20	2016/03		日本語		公開
粟野皓光, 佐藤高史	粟野皓光, 佐藤高史		モンテカルロ法に基づくタイミング歩留り解析の高速化	モンテカルロ法に基づくタイミング歩留り解析の高速化		信学技報 VLSI設計技術研究会(デザインガイア), VLD2015-43, 37-42	信学技報 VLSI設計技術研究会(デザインガイア), VLD2015-43, 37-42	, VLD2015-43, 37-42	2015/12		日本語		公開
新谷道広, 中村洋平, 廣本正之, 引原隆士, 佐藤高史	新谷道広, 中村洋平, 廣本正之, 引原隆士, 佐藤高史		SiCパワーMOSFETにおける帰還容量の測定とモデル化	SiCパワーMOSFETにおける帰還容量の測定とモデル化		電気学会研究会資料半導体電力変換研究会(SPC), SPC-15-201, 41-46	電気学会研究会資料半導体電力変換研究会(SPC), SPC-15-201, 41-46	, SPC-15-201, 41-46	2015/12		日本語		公開
H. Awano, T. Sato	H. Awano, T. Sato	H. Awano, T. Sato	Fast Monte Carlo for Timing Yield Estimation via Line Sampling	Fast Monte Carlo for Timing Yield Estimation via Line Sampling	Fast Monte Carlo for Timing Yield Estimation via Line Sampling	Workshop on variability modeling and characterization (VMC), poster-2	Workshop on variability modeling and characterization (VMC), poster-2	Workshop on variability modeling and characterization (VMC), poster-2	2015/11		英語		公開
周瑞, 新谷道広, 廣本正之, 佐藤高史	周瑞, 新谷道広, 廣本正之, 佐藤高史		電荷基準モデルに基づく縦型SiCパワーMOSFETのトランジスタモデル	電荷基準モデルに基づく縦型SiCパワーMOSFETのトランジスタモデル		電気学会研究会資料半導体電力変換研究会(SPC), SPC-15-165, 107-112	電気学会研究会資料半導体電力変換研究会(SPC), SPC-15-165, 107-112	, SPC-15-165, 107-112	2015/10		日本語		公開
藤田雄也, 廣本正之, 佐藤高史	藤田雄也, 廣本正之, 佐藤高史		粒子フィルタを用いた運動時ノイズに頑健な心拍数推定アルゴリズム	粒子フィルタを用いた運動時ノイズに頑健な心拍数推定アルゴリズム		電子情報通信学会ソサイエティ大会, A-20-10, 420-420	電子情報通信学会ソサイエティ大会, A-20-10, 420-420	, A-20-10, 420-420	2015/09		日本語		公開
業天英範, 廣本正之, 佐藤高史	業天英範, 廣本正之, 佐藤高史		二次元イジングモデルによる最大カット問題の求解における収束の早いスピン更新方法の検討	二次元イジングモデルによる最大カット問題の求解における収束の早いスピン更新方法の検討		電子情報通信学会ソサイエティ大会, A-1-15, 15-15	電子情報通信学会ソサイエティ大会, A-1-15, 15-15	, A-1-15, 15-15	2015/09		日本語		公開
森田俊平, 辺松, 新谷道広, 廣本正之, 佐藤高史	森田俊平, 辺松, 新谷道広, 廣本正之, 佐藤高史		プロセッサのNBTI劣化緩和法における劣化抑止制御回路の置換箇所削減に関する一検討	プロセッサのNBTI劣化緩和法における劣化抑止制御回路の置換箇所削減に関する一検討		電子情報通信学会ソサイエティ大会, A-3-10, 55-55	電子情報通信学会ソサイエティ大会, A-3-10, 55-55	, A-3-10, 55-55	2015/09		日本語		公開
大石一輝, 新谷道広, 廣本正之, 佐藤高史	大石一輝, 新谷道広, 廣本正之, 佐藤高史		SiCパワーMOSFET寄生ダイオードのPN接合ダイオードモデルを用いたモデル化	SiCパワーMOSFET寄生ダイオードのPN接合ダイオードモデルを用いたモデル化		電子情報通信学会ソサイエティ大会, A-1-2, 2-2	電子情報通信学会ソサイエティ大会, A-1-2, 2-2	, A-1-2, 2-2	2015/09		日本語		公開
氏家隆之, 大荷唯明, 廣本正之, 佐藤高史	氏家隆之, 大荷唯明, 廣本正之, 佐藤高史		低電圧畳み込みニューラルネットワーク回路における演算誤り緩和に向けたプーリング手法の検討	低電圧畳み込みニューラルネットワーク回路における演算誤り緩和に向けたプーリング手法の検討		電子情報通信学会ソサイエティ大会, A-3, 853-853	電子情報通信学会ソサイエティ大会, A-3, 853-853	, A-3, 853-853	2015/09		日本語		公開
周瑞, 新谷道広, 廣本正之, 佐藤高史	周瑞, 新谷道広, 廣本正之, 佐藤高史		電荷基準モデルに基づく縦型SiCパワーMOSFETの電流特性モデル化の検討	電荷基準モデルに基づく縦型SiCパワーMOSFETの電流特性モデル化の検討		電子情報通信学会ソサイエティ大会, A-1-1, 1-1	電子情報通信学会ソサイエティ大会, A-1-1, 1-1	, A-1-1, 1-1	2015/09		日本語		公開
S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Bian, M. Shintani, M. Hiromoto, T. Sato	S. Bian, M. Shintani, M. Hiromoto, T. Sato	Fast Estimation on NBTI-induced Delay Degradation Based on Signal Probability	Fast Estimation on NBTI-induced Delay Degradation Based on Signal Probability	Fast Estimation on NBTI-induced Delay Degradation Based on Signal Probability	DA Symposium, 181-186	DA Symposium, 181-186	DA Symposium, 181-186	2015/08	有	英語		公開
佐藤高史	佐藤高史		ばらつき考慮シミュレーションの最近の動向(招待)	ばらつき考慮シミュレーションの最近の動向(招待)		回路とシステムワークショップ, 19-24	回路とシステムワークショップ, 19-24	, 19-24	2015/08	有	日本語		公開
小西慧, 廣本正之, 佐藤高史	小西慧, 廣本正之, 佐藤高史		圧縮センシング向けイメージセンサにおける省電力な観測行列生成回路	圧縮センシング向けイメージセンサにおける省電力な観測行列生成回路		回路とシステムワークショップ, 243-248	回路とシステムワークショップ, 243-248	, 243-248	2015/08	有	日本語		公開
大荷唯明, 廣本正之, 佐藤高史	大荷唯明, 廣本正之, 佐藤高史		ニューラルネットワークハードウェアの低電圧動作時における演算誤り緩和	ニューラルネットワークハードウェアの低電圧動作時における演算誤り緩和		回路とシステムワークショップ, 249-254	回路とシステムワークショップ, 249-254	, 249-254	2015/08	有	日本語		公開
粟野皓光, 廣本正之, 佐藤高史	粟野皓光, 廣本正之, 佐藤高史		デバイス特性の経年劣化に起因する不良確率変化の効率的な解析手法	デバイス特性の経年劣化に起因する不良確率変化の効率的な解析手法		DA シンポジウム, 169-174	DA シンポジウム, 169-174	, 169-174	2015/08	有	日本語		公開
H. Awano, M. Hiromoto, T. Sato	H. Awano, M. Hiromoto, T. Sato	H. Awano, M. Hiromoto, T. Sato	ECRIPSE: An Efficient Method for Calculating RTN-induced Failure Probability of an SRAM Cell	ECRIPSE: An Efficient Method for Calculating RTN-induced Failure Probability of an SRAM Cell	ECRIPSE: An Efficient Method for Calculating RTN-induced Failure Probability of an SRAM Cell	Design, Automation and Test in Europe (DATE), 549-554	Design, Automation and Test in Europe (DATE), 549-554	Design, Automation and Test in Europe (DATE), 549-554	2015/03	有	英語		公開
T. Okazaki, M. Hiromoto, T. Sato	T. Okazaki, M. Hiromoto, T. Sato	T. Okazaki, M. Hiromoto, T. Sato	Accelerating Random-walk-based Power Grid Analysis Through Error Smoothing	Accelerating Random-walk-based Power Grid Analysis Through Error Smoothing	Accelerating Random-walk-based Power Grid Analysis Through Error Smoothing	The 19th workshop on synthesis and system integration of mixed information technologies (SASIMI), 362-367	The 19th workshop on synthesis and system integration of mixed information technologies (SASIMI), 362-367	The 19th workshop on synthesis and system integration of mixed information technologies (SASIMI), 362-367	2015/03	有	英語		公開
辺松, 新谷道広, Zheng Wang, 廣本正之, Anupam Chattopadhyay, 佐藤高史	辺松, 新谷道広, Zheng Wang, 廣本正之, Anupam Chattopadhyay, 佐藤高史		命令セットアーキテクチャによる劣化抑止ゲート制御を用いたプロセッサNBTI劣化緩和手法	命令セットアーキテクチャによる劣化抑止ゲート制御を用いたプロセッサNBTI劣化緩和手法		信学技報 VLSI設計技術研究会, VLD2014-161, 49-54	信学技報 VLSI設計技術研究会, VLD2014-161, 49-54	, VLD2014-161, 49-54	2015/03		日本語		公開
吉永幹, 粟野皓光, 廣本正之, 佐藤高史	吉永幹, 粟野皓光, 廣本正之, 佐藤高史		RTN起因のリングオシレータ発振周波数変動を利用したPUF	RTN起因のリングオシレータ発振周波数変動を利用したPUF		信学技報 VLSI設計技術研究会, VLD2014-174, 112-117	信学技報 VLSI設計技術研究会, VLD2014-174, 112-117	, VLD2014-174, 112-117	2015/03		日本語		公開
新谷道広, 廣本正之, 佐藤高史	新谷道広, 廣本正之, 佐藤高史		パワーMOSFETデバイスモデルに向けた自動モデルパラメータ決定手法に関する一検討	パワーMOSFETデバイスモデルに向けた自動モデルパラメータ決定手法に関する一検討		電気学会全国大会講演論文集, 4, 2-2	電気学会全国大会講演論文集, 4, 2-2	, 4, 2-2	2015/03		日本語		公開
M. Shintani, T. Sato	M. Shintani, T. Sato	M. Shintani, T. Sato	Sensorless Estimation of Global Device-parameters Through Fmax Testing	Sensorless Estimation of Global Device-parameters Through Fmax Testing	Sensorless Estimation of Global Device-parameters Through Fmax Testing	IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 498-502	IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 498-502	IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 498-502	2014/11	有	英語		公開
粟野皓光, 廣本正之, 佐藤高史	粟野皓光, 廣本正之, 佐藤高史		RTNを考慮したSRAM不良確率の高速計算	RTNを考慮したSRAM不良確率の高速計算		信学技報 VLD研究会(デザインガイア), VLD2014-74, 15-20	信学技報 VLD研究会(デザインガイア), VLD2014-74, 15-20	, VLD2014-74, 15-20	2014/11		日本語		公開
M. Hiromoto, T. Sato	M. Hiromoto, T. Sato	M. Hiromoto, T. Sato	A Case Study of Chinese Calligraphic Style Classification Using Deep Neural Network	A Case Study of Chinese Calligraphic Style Classification Using Deep Neural Network	A Case Study of Chinese Calligraphic Style Classification Using Deep Neural Network	International Workshop on Smart Info-Media Systems in Asia (SISA), SS3-05	International Workshop on Smart Info-Media Systems in Asia (SISA), SS3-05	International Workshop on Smart Info-Media Systems in Asia (SISA), SS3-05	2014/10	有	英語		公開
C. Nitschke, Y. Minami, M. Hiromoto, H. Ohshima, T. Sato	C. Nitschke, Y. Minami, M. Hiromoto, H. Ohshima, T. Sato	C. Nitschke, Y. Minami, M. Hiromoto, H. Ohshima, T. Sato	A Quadrocopter Automatic Control Contest as an Example of Interdisciplinary Design Education	A Quadrocopter Automatic Control Contest as an Example of Interdisciplinary Design Education	A Quadrocopter Automatic Control Contest as an Example of Interdisciplinary Design Education	14th International Conference on Control, Automation and Systems (ICCAS 2014), 678-685	14th International Conference on Control, Automation and Systems (ICCAS 2014), 678-685	14th International Conference on Control, Automation and Systems (ICCAS 2014), 678-685	2014/10	有	英語		公開
T. Sato, H. Awano, M. Hiromoto	T. Sato, H. Awano, M. Hiromoto	T. Sato, H. Awano, M. Hiromoto	A Scalable Device Array for Statistical Device-aging Characterization (Invited)	A Scalable Device Array for Statistical Device-aging Characterization (Invited)	A Scalable Device Array for Statistical Device-aging Characterization (Invited)	IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 255-258	IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 255-258	IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 255-258	2014/10	有	英語		公開
H. Awano, M. Hiromoto, T. Sato	H. Awano, M. Hiromoto, T. Sato	H. Awano, M. Hiromoto, T. Sato	Variability in Device Degradations: Statistical Observation of NBTI for 3996 Transistors	Variability in Device Degradations: Statistical Observation of NBTI for 3996 Transistors	Variability in Device Degradations: Statistical Observation of NBTI for 3996 Transistors	Solid-State Device Research Conference (ESSDERC), 218-221	Solid-State Device Research Conference (ESSDERC), 218-221	Solid-State Device Research Conference (ESSDERC), 218-221	2014/09	有	英語		公開
吉永幹, 粟野皓光, 廣本正之, 佐藤高史	吉永幹, 粟野皓光, 廣本正之, 佐藤高史		ランダムテレグラフノイズを用いたチップ識別手法の一検討	ランダムテレグラフノイズを用いたチップ識別手法の一検討		電子情報通信学会ソサイエティ大会, A-7-1, 95-95	電子情報通信学会ソサイエティ大会, A-7-1, 95-95	, A-7-1, 95-95	2014/09		日本語		公開
岡崎剛, 川島潤也, 廣本正之, 佐藤高史	岡崎剛, 川島潤也, 廣本正之, 佐藤高史		フリップフロップの最小動作電圧計測のためのFPGAを用いた自動設計環境の構築	フリップフロップの最小動作電圧計測のためのFPGAを用いた自動設計環境の構築		第40回パルテノン研究会, 40, 1-6	第40回パルテノン研究会, 40, 1-6	, 40, 1-6	2014/09		日本語		公開
今川隆司, 廣本正之, 越智裕之, 佐藤高史	今川隆司, 廣本正之, 越智裕之, 佐藤高史		粗粒度再構成可能アーキテクチャ向けの省メモリな耐ソフトエラー時間多重化手法	粗粒度再構成可能アーキテクチャ向けの省メモリな耐ソフトエラー時間多重化手法		第40回パルテノン研究会, 40, 37-44	第40回パルテノン研究会, 40, 37-44	, 40, 37-44	2014/09		日本語		公開
X. Cao, M. Hiromoto, T. Sato	X. Cao, M. Hiromoto, T. Sato	X. Cao, M. Hiromoto, T. Sato	An Experimental Study on Interdigital Capacitance Sensor for Detecting Heart Rate	An Experimental Study on Interdigital Capacitance Sensor for Detecting Heart Rate	An Experimental Study on Interdigital Capacitance Sensor for Detecting Heart Rate	Workshop on Circuits and Systems, 138-143	Workshop on Circuits and Systems, 138-143	Workshop on Circuits and Systems, 138-143	2014/08	有	英語		公開
木村和紀, 廣本正之, 佐藤高史	木村和紀, 廣本正之, 佐藤高史		高次元回路歩留まり解析高速化のための最急降下法を用いた不良領域探索	高次元回路歩留まり解析高速化のための最急降下法を用いた不良領域探索		回路とシステムワークショップ, 229-234	回路とシステムワークショップ, 229-234	, 229-234	2014/08	有	日本語		公開
K. Yamanaga, H. Yamamoto, T. Sato	K. Yamanaga, H. Yamamoto, T. Sato	K. Yamanaga, H. Yamamoto, T. Sato	A Low Cost Capacitor Approach for Suppressing Resonance in Power Distribution Networks	A Low Cost Capacitor Approach for Suppressing Resonance in Power Distribution Networks	A Low Cost Capacitor Approach for Suppressing Resonance in Power Distribution Networks	International Symposium on Electromagnetic Compatibility, Tokyo (EMC Tokyo), 346-349	International Symposium on Electromagnetic Compatibility, Tokyo (EMC Tokyo), 346-349	International Symposium on Electromagnetic Compatibility, Tokyo (EMC Tokyo), 346-349	2014/05	有	英語		公開
岡崎剛, 廣本正之, 佐藤高史	岡崎剛, 廣本正之, 佐藤高史		ランダムウォーク電源網解析の高速化に向けた節点解析順序の検討	ランダムウォーク電源網解析の高速化に向けた節点解析順序の検討		情報処理学会SLDM研究会, 2014-SLDM-166, 9, 1-6	情報処理学会SLDM研究会, 2014-SLDM-166, 9, 1-6	, 2014-SLDM-166, 9, 1-6	2014/05		日本語		公開
佐川善彦, 廣本正之, 佐藤高史, 越智裕之	佐川善彦, 廣本正之, 佐藤高史, 越智裕之		低電圧起動回路を用いた省電力チップ間非接触通信回路	低電圧起動回路を用いた省電力チップ間非接触通信回路		情報処理学会SLDM研究会, 2014-SLDM-166, 10, 1-6	情報処理学会SLDM研究会, 2014-SLDM-166, 10, 1-6	, 2014-SLDM-166, 10, 1-6	2014/05		日本語		公開
T. Sato, J. Kawashima, H. Tsutsui, H. Ochi	T. Sato, J. Kawashima, H. Tsutsui, H. Ochi	T. Sato, J. Kawashima, H. Tsutsui, H. Ochi	Experimental Validation of Minimum Operating Voltage Estimation for Low Supply Voltage Circuits	Experimental Validation of Minimum Operating Voltage Estimation for Low Supply Voltage Circuits	Experimental Validation of Minimum Operating Voltage Estimation for Low Supply Voltage Circuits	International Symposium on Quality Electronic Design (ISQED), 428-433	International Symposium on Quality Electronic Design (ISQED), 428-433	International Symposium on Quality Electronic Design (ISQED), 428-433	2014/03	有	英語		公開
新谷道弘, 佐藤高史	新谷道弘, 佐藤高史		最大動作周波数テストの枠組みを用いたデバイスパラメータ推定手法	最大動作周波数テストの枠組みを用いたデバイスパラメータ推定手法		電子情報通信学会ディペンダブルコンピューティング研究会, DC2013-85, 37-42	電子情報通信学会ディペンダブルコンピューティング研究会, DC2013-85, 37-42	, DC2013-85, 37-42	2014/02		日本語		公開
高垣勇登, 三舩洋嗣, 日高青路, 廣本正之, 佐藤高史	高垣勇登, 三舩洋嗣, 日高青路, 廣本正之, 佐藤高史		3端子コンデンサにおける周波数特性の有理関数近似と等価回路表現	3端子コンデンサにおける周波数特性の有理関数近似と等価回路表現		電子情報通信学会EMCJ研究会, EMCJ2014-101, 89-94	電子情報通信学会EMCJ研究会, EMCJ2014-101, 89-94	, EMCJ2014-101, 89-94	2014/01		日本語		公開
T. Sato, M. Hashimoto	T. Sato, M. Hashimoto	T. Sato, M. Hashimoto	Time Dependent Degradation (Invited)	Time Dependent Degradation (Invited)	Time Dependent Degradation (Invited)	The Journal of Reliability Engineering Association of Japan, 35, 8, 457-458	The Journal of Reliability Engineering Association of Japan, 35, 8, 457-458	The Journal of Reliability Engineering Association of Japan, 35, 8, 457-458	2013/12	有	英語		公開
H. Awano, M. Hiromoto, T. Sato	H. Awano, M. Hiromoto, T. Sato	H. Awano, M. Hiromoto, T. Sato	Statistical Observation of NBTI and PBTI Degradations	Statistical Observation of NBTI and PBTI Degradations	Statistical Observation of NBTI and PBTI Degradations	Workshop on variability modeling and characterization (VMC), poster-03	Workshop on variability modeling and characterization (VMC), poster-03	Workshop on variability modeling and characterization (VMC), poster-03	2013/11		英語		公開
T. Sato	T. Sato	T. Sato	A Device Array for Flexible BTI Characterization (Invited Talk)	A Device Array for Flexible BTI Characterization (Invited Talk)	A Device Array for Flexible BTI Characterization (Invited Talk)	Workshop on variability modeling and characterization (VMC), talk-06	Workshop on variability modeling and characterization (VMC), talk-06	Workshop on variability modeling and characterization (VMC), talk-06	2013/11		英語		公開
T. Imagawa, M. Hiromoto, H. Tsutsui, H. Ochi, T. Sato	T. Imagawa, M. Hiromoto, H. Tsutsui, H. Ochi, T. Sato	T. Imagawa, M. Hiromoto, H. Tsutsui, H. Ochi, T. Sato	Place-and-route Algorithms for a Reliability-oriented Coarse-grained Reconfigurable Architecture Using Time Redundancy	Place-and-route Algorithms for a Reliability-oriented Coarse-grained Reconfigurable Architecture Using Time Redundancy	Place-and-route Algorithms for a Reliability-oriented Coarse-grained Reconfigurable Architecture Using Time Redundancy	The 18th workshop on synthesis and system integration of mixed information technologies (SASIMI), 76-81	The 18th workshop on synthesis and system integration of mixed information technologies (SASIMI), 76-81	The 18th workshop on synthesis and system integration of mixed information technologies (SASIMI), 76-81	2013/10	有	英語		公開
T. Sato	T. Sato	T. Sato	Statistical Simulation Methods for Analyzing Performance of Low Supply Voltage Circuits (Invited)	Statistical Simulation Methods for Analyzing Performance of Low Supply Voltage Circuits (Invited)	Statistical Simulation Methods for Analyzing Performance of Low Supply Voltage Circuits (Invited)	The IEEE 10th International Conference on ASIC (ASICON), 103-106	The IEEE 10th International Conference on ASIC (ASICON), 103-106	The IEEE 10th International Conference on ASIC (ASICON), 103-106	2013/09	有	英語		公開
羅丹, 藤田隆史, 廣本正之, 佐藤高史	羅丹, 藤田隆史, 廣本正之, 佐藤高史		TV最適化を用いた可変レート圧縮センシング	TV最適化を用いた可変レート圧縮センシング		電子情報通信学会ソサイエティ大会(於福岡工業大学), 64, A-4	電子情報通信学会ソサイエティ大会(於福岡工業大学), 64, A-4	, 64, A-4	2013/09		日本語		公開
粟野皓光, 佐藤高史	粟野皓光, 佐藤高史		トランジスタアレイを用いたBTI劣化の統計的観測	トランジスタアレイを用いたBTI劣化の統計的観測		DA シンポジウム, 85-90	DA シンポジウム, 85-90	, 85-90	2013/08		日本語		公開
粟野皓光, 廣本正之, 佐藤高史	粟野皓光, 廣本正之, 佐藤高史		3996トランジスタにおけるNBTI劣化の統計的ばらつき	3996トランジスタにおけるNBTI劣化の統計的ばらつき		DA シンポジウム, 3-8	DA シンポジウム, 3-8	, 3-8	2013/08		日本語		公開
藤田隆史, 川島潤也, 廣本正之, 筒井弘, 越智裕之, 佐藤高史	藤田隆史, 川島潤也, 廣本正之, 筒井弘, 越智裕之, 佐藤高史		低電源電圧におけるフリップフロップの故障モードの解析	低電源電圧におけるフリップフロップの故障モードの解析		電子情報通信学会ICD研究会, ICD2013-XX, 129-134	電子情報通信学会ICD研究会, ICD2013-XX, 129-134	, ICD2013-XX, 129-134	2013/07		日本語		公開
木村和紀, 筒井弘, 越智裕之, 佐藤高史	木村和紀, 筒井弘, 越智裕之, 佐藤高史		SRAM 回路解析における最小ノルム不良サンプルと歩留りの関係	SRAM 回路解析における最小ノルム不良サンプルと歩留りの関係		回路とシステムワークショップ, 374-379	回路とシステムワークショップ, 374-379	, 374-379	2013/07	有	日本語		公開
藤田隆史, 筒井弘, 越智裕之, 佐藤高史	藤田隆史, 筒井弘, 越智裕之, 佐藤高史		画像の圧縮センシングにおける圧縮率の適応的変更手法	画像の圧縮センシングにおける圧縮率の適応的変更手法		回路とシステムワークショップ, 397-402	回路とシステムワークショップ, 397-402	, 397-402	2013/07	有	日本語		公開
岡崎剛, 筒井弘, 越智裕之, 佐藤高史	岡崎剛, 筒井弘, 越智裕之, 佐藤高史		準ゼロ分散推定と誤差平滑化処理を併用するランダムウォーク電源網解析	準ゼロ分散推定と誤差平滑化処理を併用するランダムウォーク電源網解析		回路とシステムワークショップ, 472-477	回路とシステムワークショップ, 472-477	, 472-477	2013/07	有	日本語		公開
S. Zhang, H. Tsutsui, H. Ochi, T. Sato	S. Zhang, H. Tsutsui, H. Ochi, T. Sato	S. Zhang, H. Tsutsui, H. Ochi, T. Sato	Histogram Propagation Based Statistical Timing Analysis Using Dependent Node Selection	Histogram Propagation Based Statistical Timing Analysis Using Dependent Node Selection	Histogram Propagation Based Statistical Timing Analysis Using Dependent Node Selection	The 28th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC), 321-324	The 28th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC), 321-324	The 28th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC), 321-324	2013/06	有	英語		公開
S. Matsuda, T. Imagawa, H. Tsutsui, T. Sato, Y. Nakamura, H. Ochi	S. Matsuda, T. Imagawa, H. Tsutsui, T. Sato, Y. Nakamura, H. Ochi	S. Matsuda, T. Imagawa, H. Tsutsui, T. Sato, Y. Nakamura, H. Ochi	Architecture for Sealed Wafer-scale Mask ROM for Long-term Digital Data Preservation	Architecture for Sealed Wafer-scale Mask ROM for Long-term Digital Data Preservation	Architecture for Sealed Wafer-scale Mask ROM for Long-term Digital Data Preservation	The 28th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC), 274-277	The 28th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC), 274-277	The 28th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC), 274-277	2013/06	有	英語		公開
T. Morishita, H. Tsutsui, H. Ochi, T. Sato	T. Morishita, H. Tsutsui, H. Ochi, T. Sato	T. Morishita, H. Tsutsui, H. Ochi, T. Sato	Fast and Memory-efficient GPU Implementations of Krylov Subspace Methods for Efficient Power Grid Analysis	Fast and Memory-efficient GPU Implementations of Krylov Subspace Methods for Efficient Power Grid Analysis	Fast and Memory-efficient GPU Implementations of Krylov Subspace Methods for Efficient Power Grid Analysis	ACM Great Lakes Symposium on VLSI (GLSVLSI), 95-100	ACM Great Lakes Symposium on VLSI (GLSVLSI), 95-100	ACM Great Lakes Symposium on VLSI (GLSVLSI), 95-100	2013/05	有	英語		公開
J. B. Velamala, K. B. Sutaria, H. Shimizu, H. Awano, T. Sato, G. Wirth, Y. Cao	J. B. Velamala, K. B. Sutaria, H. Shimizu, H. Awano, T. Sato, G. Wirth, Y. Cao	J. B. Velamala, K. B. Sutaria, H. Shimizu, H. Awano, T. Sato, G. Wirth, Y. Cao	Logarithmic Modeling of BTI Under Dynamic Circuit Operations: Static, Dynamic and Long-term Prediction	Logarithmic Modeling of BTI Under Dynamic Circuit Operations: Static, Dynamic and Long-term Prediction	Logarithmic Modeling of BTI Under Dynamic Circuit Operations: Static, Dynamic and Long-term Prediction	IEEE International Reliability Physics Symposium (IRPS), CM.3.1-CM.3.5	IEEE International Reliability Physics Symposium (IRPS), CM.3.1-CM.3.5	IEEE International Reliability Physics Symposium (IRPS), CM.3.1-CM.3.5	2013/04	有	英語		公開
H. Awano, H. Tsutsui, H. Ochi, T. Sato	H. Awano, H. Tsutsui, H. Ochi, T. Sato	H. Awano, H. Tsutsui, H. Ochi, T. Sato	Multi-trap RTN Parameter Extraction Based on Bayesian Inference	Multi-trap RTN Parameter Extraction Based on Bayesian Inference	Multi-trap RTN Parameter Extraction Based on Bayesian Inference	International Symposium on Quality Electronic Design (ISQED), 613-618	International Symposium on Quality Electronic Design (ISQED), 613-618	International Symposium on Quality Electronic Design (ISQED), 613-618	2013/03	有	英語		公開
T. Imagawa, H. Tsutsui, H. Ochi, T. Sato	T. Imagawa, H. Tsutsui, H. Ochi, T. Sato	T. Imagawa, H. Tsutsui, H. Ochi, T. Sato	High-speed DFG-level SEU Vulnerability Analysis for Applying Selective TMR to Resource-constrained CGRA	High-speed DFG-level SEU Vulnerability Analysis for Applying Selective TMR to Resource-constrained CGRA	High-speed DFG-level SEU Vulnerability Analysis for Applying Selective TMR to Resource-constrained CGRA	International Symposium on Quality Electronic Design (ISQED), 554-561	International Symposium on Quality Electronic Design (ISQED), 554-561	International Symposium on Quality Electronic Design (ISQED), 554-561	2013/03	有	英語		公開
M. Shintani, T. Sato	M. Shintani, T. Sato	M. Shintani, T. Sato	[Memorial Lecture] an Adaptive Current-threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation	[Memorial Lecture] an Adaptive Current-threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation	[Memorial Lecture] an Adaptive Current-threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation	IEICE Technical Report, VLD2012-152, 91-91	IEICE Technical Report, VLD2012-152, 91-91	IEICE Technical Report, VLD2012-152, 91-91	2013/03		英語		公開
S. Zhang, H. Tsutsui, H. Ochi, T. Sato	S. Zhang, H. Tsutsui, H. Ochi, T. Sato	S. Zhang, H. Tsutsui, H. Ochi, T. Sato	Evaluation of Dependent Node Selection of Histogram Propagation Based Statistical Timing Analysis	Evaluation of Dependent Node Selection of Histogram Propagation Based Statistical Timing Analysis	Evaluation of Dependent Node Selection of Histogram Propagation Based Statistical Timing Analysis	IEICE general conference, 62, A-3	IEICE general conference, 62, A-3	IEICE general conference, 62, A-3	2013/03		英語		公開
Z. E. Rakossy, M. Hiromoto, H. Tsutsui, T. Sato, Y. Nakamura, H. Ochi	Z. E. Rakossy, M. Hiromoto, H. Tsutsui, T. Sato, Y. Nakamura, H. Ochi	Z. E. Rakossy, M. Hiromoto, H. Tsutsui, T. Sato, Y. Nakamura, H. Ochi	Hot-swapping Architecture With Back-biased Testing for Mitigation of Permanent Faults in Functional Unit Array	Hot-swapping Architecture With Back-biased Testing for Mitigation of Permanent Faults in Functional Unit Array	Hot-swapping Architecture With Back-biased Testing for Mitigation of Permanent Faults in Functional Unit Array	Design, Automation and Test in Europe (DATE), 535-540	Design, Automation and Test in Europe (DATE), 535-540	Design, Automation and Test in Europe (DATE), 535-540	2013/03	有	英語		公開
T. Imagawa, H. Tsutsui, H. Ochi, T. Sato	T. Imagawa, H. Tsutsui, H. Ochi, T. Sato	T. Imagawa, H. Tsutsui, H. Ochi, T. Sato	A Cost-effective Selective TMR for Heterogeneous Coarse-grained Reconfigurable Architectures Based on DFG-level Vulnerability Analysis	A Cost-effective Selective TMR for Heterogeneous Coarse-grained Reconfigurable Architectures Based on DFG-level Vulnerability Analysis	A Cost-effective Selective TMR for Heterogeneous Coarse-grained Reconfigurable Architectures Based on DFG-level Vulnerability Analysis	Design, Automation and Test in Europe (DATE), 701-706	Design, Automation and Test in Europe (DATE), 701-706	Design, Automation and Test in Europe (DATE), 701-706	2013/03	有	英語		公開
新谷道弘, 佐藤高史	新谷道弘, 佐藤高史		オンラインテストを指向したIDDQ電流しきい値決定手法の検討	オンラインテストを指向したIDDQ電流しきい値決定手法の検討		電子情報通信学会VLSI設計技術研究会, VLD2012-137, 7-12	電子情報通信学会VLSI設計技術研究会, VLD2012-137, 7-12	, VLD2012-137, 7-12	2013/03		日本語		公開
森下拓海, 日高青路, 山長功, 佐藤高史	森下拓海, 日高青路, 山長功, 佐藤高史		空間周波数領域インピーダンス行列を用いたマルチポートLSIモデルの検討	空間周波数領域インピーダンス行列を用いたマルチポートLSIモデルの検討		電子情報通信学会EMCJ研究会, EMCJ2012-131, 79-84	電子情報通信学会EMCJ研究会, EMCJ2012-131, 79-84	, EMCJ2012-131, 79-84	2013/03		日本語		公開
藤田隆史, 筒井弘, 越智裕之, 佐藤高史	藤田隆史, 筒井弘, 越智裕之, 佐藤高史		回路構造の異なるラッチの消費エネルギーの比較	回路構造の異なるラッチの消費エネルギーの比較		電子情報通信学会総合大会(於岐阜大学) 基礎・境界講演論文集, 78, C-12	電子情報通信学会総合大会(於岐阜大学) 基礎・境界講演論文集, 78, C-12	, 78, C-12	2013/03		日本語		公開
岡崎剛, 筒井弘, 越智裕之, 佐藤高史	岡崎剛, 筒井弘, 越智裕之, 佐藤高史		ランダムウォーク線形回路解析のスレッド並列化における電圧源化排他制御の検討	ランダムウォーク線形回路解析のスレッド並列化における電圧源化排他制御の検討		電子情報通信学会総合大会(於岐阜大学) 基礎・境界講演論文集, 61, A-3	電子情報通信学会総合大会(於岐阜大学) 基礎・境界講演論文集, 61, A-3	, 61, A-3	2013/03		日本語		公開
T. Miyakawa, H. Tsutsui, H. Ochi, T. Sato	T. Miyakawa, H. Tsutsui, H. Ochi, T. Sato	T. Miyakawa, H. Tsutsui, H. Ochi, T. Sato	Realization of Frequency-domain Circuit Analysis Through Random Walk	Realization of Frequency-domain Circuit Analysis Through Random Walk	Realization of Frequency-domain Circuit Analysis Through Random Walk	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 169-174	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 169-174	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 169-174	2013/01	有	英語		公開
M. Shintani, T. Sato	M. Shintani, T. Sato	M. Shintani, T. Sato	An Adaptive Current-threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation	An Adaptive Current-threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation	An Adaptive Current-threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 614-619	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 614-619	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 614-619	2013/01	有	英語		公開
川島潤也, 筒井弘, 越智裕之, 佐藤高史	川島潤也, 筒井弘, 越智裕之, 佐藤高史		チップ試作による最小動作電圧予測手法の評価	チップ試作による最小動作電圧予測手法の評価		電子情報通信学会ICD研究会, ICD2012-87, 3-8	電子情報通信学会ICD研究会, ICD2012-87, 3-8	, ICD2012-87, 3-8	2012/12		日本語		公開
M. Shintani, T. Sato	M. Shintani, T. Sato	M. Shintani, T. Sato	Adaptive Current-threshold Determination for Accurate IDDQ Testing	Adaptive Current-threshold Determination for Accurate IDDQ Testing	Adaptive Current-threshold Determination for Accurate IDDQ Testing	Workshop on variability modeling and characterization (VMC), poster-10	Workshop on variability modeling and characterization (VMC), poster-10	Workshop on variability modeling and characterization (VMC), poster-10	2012/11		英語		公開
Z. Li, H. Tsutsui, H. Ochi, T. Sato	Z. Li, H. Tsutsui, H. Ochi, T. Sato	Z. Li, H. Tsutsui, H. Ochi, T. Sato	Accurate I/O Buffer Impedance Self-adjustment Using Vth and Temperature Sensors	Accurate I/O Buffer Impedance Self-adjustment Using Vth and Temperature Sensors	Accurate I/O Buffer Impedance Self-adjustment Using Vth and Temperature Sensors	Design gaia, SLDM society conference, VLD2012-79, 117-122	Design gaia, SLDM society conference, VLD2012-79, 117-122	Design gaia, SLDM society conference, VLD2012-79, 117-122	2012/11		英語		公開
K. Yamanaga, T. Sato	K. Yamanaga, T. Sato	K. Yamanaga, T. Sato	The Odd Couple: Antiresonance Control by Two Capacitors of Unequal Series Resistances	The Odd Couple: Antiresonance Control by Two Capacitors of Unequal Series Resistances	The Odd Couple: Antiresonance Control by Two Capacitors of Unequal Series Resistances	The 21st conference on electrical performance of electronic packaging and systems (EPEPS), 256-259	The 21st conference on electrical performance of electronic packaging and systems (EPEPS), 256-259	The 21st conference on electrical performance of electronic packaging and systems (EPEPS), 256-259	2012/10	有	英語		公開
J. B. Velamala, K. B. Sutaria, H. Shimizu, H. Awano, T. Sato, Y. Cao	J. B. Velamala, K. B. Sutaria, H. Shimizu, H. Awano, T. Sato, Y. Cao	J. B. Velamala, K. B. Sutaria, H. Shimizu, H. Awano, T. Sato, Y. Cao	Statistical Aging Under Dynamic Voltage Scaling: A Logarithmic Model Approach	Statistical Aging Under Dynamic Voltage Scaling: A Logarithmic Model Approach	Statistical Aging Under Dynamic Voltage Scaling: A Logarithmic Model Approach	IEEE Custom Integrated Circuits Conference (CICC), 6.3.1-6.3.4	IEEE Custom Integrated Circuits Conference (CICC), 6.3.1-6.3.4	IEEE Custom Integrated Circuits Conference (CICC), 6.3.1-6.3.4	2012/09	有	英語		公開
川島潤也, 越智裕之, 筒井弘, 佐藤高史	川島潤也, 越智裕之, 筒井弘, 佐藤高史		回路の最小動作電圧改善とその予測精度向上の一検討	回路の最小動作電圧改善とその予測精度向上の一検討		回路とシステムワークショップ, 313-318	回路とシステムワークショップ, 313-318	, 313-318	2012/08	有	日本語		公開
森下拓海, 筒井弘, 越智裕之, 佐藤高史	森下拓海, 筒井弘, 越智裕之, 佐藤高史		クリロフ部分空間法を用いた電源回路網解析の GPU 実装による高速化	クリロフ部分空間法を用いた電源回路網解析の GPU 実装による高速化		回路とシステムワークショップ, 432-437	回路とシステムワークショップ, 432-437	, 432-437	2012/08	有	日本語		公開
清水裕史, 筒井弘, 越智裕之, 佐藤高史	清水裕史, 筒井弘, 越智裕之, 佐藤高史		情報量規準を用いる RTN モデルパラメータ推定の自動化	情報量規準を用いる RTN モデルパラメータ推定の自動化		DA シンポジウム, 49-54	DA シンポジウム, 49-54	, 49-54	2012/08		日本語		公開
小谷憲, 増田弘生, 成木保文, 奥村隆昌, 城間誠, 金本俊幾, 古川且洋, 山中俊輝, 小笠原泰弘, 佐藤高史, 橋本昌宜, 黒川敦, 田中正和	小谷憲, 増田弘生, 成木保文, 奥村隆昌, 城間誠, 金本俊幾, 古川且洋, 山中俊輝, 小笠原泰弘, 佐藤高史, 橋本昌宜, 黒川敦, 田中正和		微細CMOSタイミング設計の新しいコーナー削減手法	微細CMOSタイミング設計の新しいコーナー削減手法		DA シンポジウム, 193-198	DA シンポジウム, 193-198	, 193-198	2012/08		日本語		公開
城間誠, 山中俊輝, 小笠原泰弘, 金本俊幾, 成木保文, 奥村隆昌, 増田弘生, 古川且洋, 佐藤高史, 橋本昌宜, 黒川敦, 田中正和	城間誠, 山中俊輝, 小笠原泰弘, 金本俊幾, 成木保文, 奥村隆昌, 増田弘生, 古川且洋, 佐藤高史, 橋本昌宜, 黒川敦, 田中正和		微細プロセス(22nm世代)における配線コーナー削減手法の検討	微細プロセス(22nm世代)における配線コーナー削減手法の検討		DA シンポジウム, 199-204	DA シンポジウム, 199-204	, 199-204	2012/08		日本語		公開
J. B. Velamala, K. B. Sutaria, T. Sato, Y. Cao	J. B. Velamala, K. B. Sutaria, T. Sato, Y. Cao	J. B. Velamala, K. B. Sutaria, T. Sato, Y. Cao	Physics Matters: Statistical Aging Prediction Under Trapping/detrapping	Physics Matters: Statistical Aging Prediction Under Trapping/detrapping	Physics Matters: Statistical Aging Prediction Under Trapping/detrapping	ACM/IEEE Design Automation Conference (DAC), 139-144	ACM/IEEE Design Automation Conference (DAC), 139-144	ACM/IEEE Design Automation Conference (DAC), 139-144	2012/06	有	英語		公開
J. B. Velamala, K. B. Sutaria, T. Sato, Y. Cao	J. B. Velamala, K. B. Sutaria, T. Sato, Y. Cao	J. B. Velamala, K. B. Sutaria, T. Sato, Y. Cao	Aging Statistics Based on Trapping/detrapping: Silicon Evidence, Modeling and Long-term Prediction	Aging Statistics Based on Trapping/detrapping: Silicon Evidence, Modeling and Long-term Prediction	Aging Statistics Based on Trapping/detrapping: Silicon Evidence, Modeling and Long-term Prediction	IEEE International Reliability Physics Symposium (IRPS), 2F2.1-2F2.5	IEEE International Reliability Physics Symposium (IRPS), 2F2.1-2F2.5	IEEE International Reliability Physics Symposium (IRPS), 2F2.1-2F2.5	2012/04	有	英語		公開
M. Shintani, T. Sato	M. Shintani, T. Sato	M. Shintani, T. Sato	A Bayesian-based Process Parameter Estimation Using IDDQ Current Signature	A Bayesian-based Process Parameter Estimation Using IDDQ Current Signature	A Bayesian-based Process Parameter Estimation Using IDDQ Current Signature	IEEE VLSI Test Symposium (VTS), 86-91	IEEE VLSI Test Symposium (VTS), 86-91	IEEE VLSI Test Symposium (VTS), 86-91	2012/04	有	英語		公開
H. Yuasa, H. Tsutsui, H. Ochi, T. Sato	H. Yuasa, H. Tsutsui, H. Ochi, T. Sato	H. Yuasa, H. Tsutsui, H. Ochi, T. Sato	Hardware Architecture for Accelerating Monte Carlo Based SSTA Using Generalized STA Processing Element	Hardware Architecture for Accelerating Monte Carlo Based SSTA Using Generalized STA Processing Element	Hardware Architecture for Accelerating Monte Carlo Based SSTA Using Generalized STA Processing Element	The 17th workshop on synthesis and system integration of mixed information technologies (SASIMI), 88-93	The 17th workshop on synthesis and system integration of mixed information technologies (SASIMI), 88-93	The 17th workshop on synthesis and system integration of mixed information technologies (SASIMI), 88-93	2012/03	有	英語		公開
T. Imagawa, T. Oue, H. Tsutsui, H. Ochi, T. Sato	T. Imagawa, T. Oue, H. Tsutsui, H. Ochi, T. Sato	T. Imagawa, T. Oue, H. Tsutsui, H. Ochi, T. Sato	GPU Acceleration of Cycle-based Soft-error Simulation for Reconfigurable Array Architectures	GPU Acceleration of Cycle-based Soft-error Simulation for Reconfigurable Array Architectures	GPU Acceleration of Cycle-based Soft-error Simulation for Reconfigurable Array Architectures	The 17th workshop on synthesis and system integration of mixed information technologies (SASIMI), 205-210	The 17th workshop on synthesis and system integration of mixed information technologies (SASIMI), 205-210	The 17th workshop on synthesis and system integration of mixed information technologies (SASIMI), 205-210	2012/03	有	英語		公開
T. Sato, H. Awano, H. Shimizu, H. Tsutsui, H. Ochi	T. Sato, H. Awano, H. Shimizu, H. Tsutsui, H. Ochi	T. Sato, H. Awano, H. Shimizu, H. Tsutsui, H. Ochi	Statistical Observations of NBTI-induced Threshold Voltage Shifts on Small Channel-area Devices	Statistical Observations of NBTI-induced Threshold Voltage Shifts on Small Channel-area Devices	Statistical Observations of NBTI-induced Threshold Voltage Shifts on Small Channel-area Devices	International Symposium on Quality Electronic Design (ISQED), 306-311	International Symposium on Quality Electronic Design (ISQED), 306-311	International Symposium on Quality Electronic Design (ISQED), 306-311	2012/03	有	英語		公開
新谷道広, 佐藤高史	新谷道広, 佐藤高史		IDDQ 電流による大域プロセスばらつきの推定手法	IDDQ 電流による大域プロセスばらつきの推定手法		信学技報 VLSI設計技術研究会, 111, VLD2011-120, 1-6	信学技報 VLSI設計技術研究会, 111, VLD2011-120, 1-6	, 111, VLD2011-120, 1-6	2012/03		日本語		公開
山長功, 佐藤高史	山長功, 佐藤高史		低ESRと高ESRコンデンサの組み合わせ使用による電源インピーダンスの低減手法	低ESRと高ESRコンデンサの組み合わせ使用による電源インピーダンスの低減手法		エレクトロニクス実装学会全国大会, 8A-18	エレクトロニクス実装学会全国大会, 8A-18	, 8A-18	2012/03		日本語		公開
新谷道広, 佐藤高史	新谷道広, 佐藤高史		プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み	プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み		信学技報ディペンダブルコンピューティング研究会, 111-435, DC2011-84, 49-54	信学技報ディペンダブルコンピューティング研究会, 111-435, DC2011-84, 49-54	, 111-435, DC2011-84, 49-54	2012/02		日本語		公開
H. Yuasa, H. Tsutsui, H. Ochi, T. Sato	H. Yuasa, H. Tsutsui, H. Ochi, T. Sato	H. Yuasa, H. Tsutsui, H. Ochi, T. Sato	Acceleration Scheme for Monte Carlo Based SSTA Using Generalized STA Processing Element	Acceleration Scheme for Monte Carlo Based SSTA Using Generalized STA Processing Element	Acceleration Scheme for Monte Carlo Based SSTA Using Generalized STA Processing Element	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 10-15	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 10-15	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 10-15	2012/01	有	英語		公開
M. Shintani, T. Sato	M. Shintani, T. Sato	M. Shintani, T. Sato	Getting the Most Out of IDDQ Testing	Getting the Most Out of IDDQ Testing	Getting the Most Out of IDDQ Testing	Workshop on variability modeling and characterization (VMC), 8-8	Workshop on variability modeling and characterization (VMC), 8-8	Workshop on variability modeling and characterization (VMC), 8-8	2011/11		英語		公開
J. B. Velamala, T. Sato, Y. Cao	J. B. Velamala, T. Sato, Y. Cao	J. B. Velamala, T. Sato, Y. Cao	Statistical Aging Prediction and Characterization Using Trapping/detrapping Based NBTI Models	Statistical Aging Prediction and Characterization Using Trapping/detrapping Based NBTI Models	Statistical Aging Prediction and Characterization Using Trapping/detrapping Based NBTI Models	Workshop on variability modeling and characterization (VMC), 11-11	Workshop on variability modeling and characterization (VMC), 11-11	Workshop on variability modeling and characterization (VMC), 11-11	2011/11		英語		公開
粟野皓光, 清水裕史, 筒井弘, 越智裕之, 佐藤高史	粟野皓光, 清水裕史, 筒井弘, 越智裕之, 佐藤高史		ランダムテレグラフノイズモデル化のためのパラメータ推定法の検討	ランダムテレグラフノイズモデル化のためのパラメータ推定法の検討		デザインガイア情報処理学会 SLDM研究会, VLD2011-66, 85-90	デザインガイア情報処理学会 SLDM研究会, VLD2011-66, 85-90	, VLD2011-66, 85-90	2011/11		日本語		公開
宮川哲朗, 筒井弘, 越智裕之, 佐藤高史	宮川哲朗, 筒井弘, 越智裕之, 佐藤高史		ゼロ分散推定重点的サンプリングを用いたランダムウォークによる過渡解析	ゼロ分散推定重点的サンプリングを用いたランダムウォークによる過渡解析		デザインガイア情報処理学会 SLDM研究会, VLD2011-64, 73-78	デザインガイア情報処理学会 SLDM研究会, VLD2011-64, 73-78	, VLD2011-64, 73-78	2011/11		日本語		公開
森下巧海, 筒井弘, 越智裕之, 佐藤高史	森下巧海, 筒井弘, 越智裕之, 佐藤高史		ブロック反復法を用いた電源回路網解析の高速化	ブロック反復法を用いた電源回路網解析の高速化		デザインガイア情報処理学会 SLDM研究会, VLD2011-63, 67-71	デザインガイア情報処理学会 SLDM研究会, VLD2011-63, 67-71	, VLD2011-63, 67-71	2011/11		日本語		公開
T. Sato, T. Kozaki, T. Uezono, H. Tsutsui, H. Ochi	T. Sato, T. Kozaki, T. Uezono, H. Tsutsui, H. Ochi	T. Sato, T. Kozaki, T. Uezono, H. Tsutsui, H. Ochi	A Device Array for Efficient Bias-temperature Instability Measurements	A Device Array for Efficient Bias-temperature Instability Measurements	A Device Array for Efficient Bias-temperature Instability Measurements	Solid-State Device Research Conference (ESSDERC), 143-146	Solid-State Device Research Conference (ESSDERC), 143-146	Solid-State Device Research Conference (ESSDERC), 143-146	2011/09	有	英語		公開
J. Kawashima, H. Tsutsui, H. Ochi, T. Sato	J. Kawashima, H. Tsutsui, H. Ochi, T. Sato	J. Kawashima, H. Tsutsui, H. Ochi, T. Sato	A Design Strategy for Sub-threshold Circuits Considering Energy-minimization and Yield-maximization	A Design Strategy for Sub-threshold Circuits Considering Energy-minimization and Yield-maximization	A Design Strategy for Sub-threshold Circuits Considering Energy-minimization and Yield-maximization	IEEE International SOC Conference (SOCC), 57-62	IEEE International SOC Conference (SOCC), 57-62	IEEE International SOC Conference (SOCC), 57-62	2011/09	有	英語		公開
Z. Li, H. Tsutsui, H. Ochi, T. Sato	Z. Li, H. Tsutsui, H. Ochi, T. Sato	Z. Li, H. Tsutsui, H. Ochi, T. Sato	A Sensor-based Self-adjustment Approach for Controlling I/O Buffer Impedance	A Sensor-based Self-adjustment Approach for Controlling I/O Buffer Impedance	A Sensor-based Self-adjustment Approach for Controlling I/O Buffer Impedance	IEICE society conference, C-12	IEICE society conference, C-12	IEICE society conference, C-12	2011/09		英語		公開
清水裕史, 筒井弘, 越智裕之, 佐藤高史	清水裕史, 筒井弘, 越智裕之, 佐藤高史		EM法によるMOSデバイス界面状態数の自動推定	EM法によるMOSデバイス界面状態数の自動推定		電子情報通信学会ソサイエティ大会, C-12	電子情報通信学会ソサイエティ大会, C-12	, C-12	2011/09		日本語		公開
森下巧海, 筒井弘, 越智裕之, 佐藤高史	森下巧海, 筒井弘, 越智裕之, 佐藤高史		ヤコビ法を用いた電源回路網解析の GPU 実装	ヤコビ法を用いた電源回路網解析の GPU 実装		電子情報通信学会ソサイエティ大会, A-3	電子情報通信学会ソサイエティ大会, A-3	, A-3	2011/09		日本語		公開
川島潤也, 越智裕之, 筒井弘, 佐藤高史	川島潤也, 越智裕之, 筒井弘, 佐藤高史		エネルギー最小化と動作保証を考慮したサブスレッショルド回路の設計指針の検討	エネルギー最小化と動作保証を考慮したサブスレッショルド回路の設計指針の検討		回路とシステムワークショップ, 401-406	回路とシステムワークショップ, 401-406	, 401-406	2011/08	有	日本語		公開
片山健太郎, 筒井弘, 越智裕之, 佐藤高史	片山健太郎, 筒井弘, 越智裕之, 佐藤高史		複数不良領域を持つ回路歩留まり解析のための逐次重点的サンプリング法	複数不良領域を持つ回路歩留まり解析のための逐次重点的サンプリング法		DA シンポジウム, 93-98	DA シンポジウム, 93-98	, 93-98	2011/08		日本語		公開
今川隆司, 湯浅洋史, 筒井弘, 越智裕之, 佐藤高史	今川隆司, 湯浅洋史, 筒井弘, 越智裕之, 佐藤高史		配線資源の信頼性モデルを用いた粗粒度再構成可能アーキテクチャ向け選択的三重化の最適化手法	配線資源の信頼性モデルを用いた粗粒度再構成可能アーキテクチャ向け選択的三重化の最適化手法		DA シンポジウム, 111-116	DA シンポジウム, 111-116	, 111-116	2011/08		日本語		公開
佐方剛, 成木保文, 奥村隆昌, 金本俊幾, 増田弘生, 佐藤高史, 橋本昌宜, 古川且洋, 田中正和, 山中俊輝	佐方剛, 成木保文, 奥村隆昌, 金本俊幾, 増田弘生, 佐藤高史, 橋本昌宜, 古川且洋, 田中正和, 山中俊輝		CMOSドライバ回路遅延のNBTI劣化ばらつき特性解析	CMOSドライバ回路遅延のNBTI劣化ばらつき特性解析		DA シンポジウム, 195-200	DA シンポジウム, 195-200	, 195-200	2011/08		日本語		公開
T. Sato, T. Kozaki, T. Uezono, H. Tsutsui, H. Ochi	T. Sato, T. Kozaki, T. Uezono, H. Tsutsui, H. Ochi	T. Sato, T. Kozaki, T. Uezono, H. Tsutsui, H. Ochi	A Stress-parallelized Device Array for Efficient Bias-temperature Stability Measurement	A Stress-parallelized Device Array for Efficient Bias-temperature Stability Measurement	A Stress-parallelized Device Array for Efficient Bias-temperature Stability Measurement	The 5th IEEE International Workshop on Design for Manufacturability & Yield (DFM&Y), 19-22	The 5th IEEE International Workshop on Design for Manufacturability & Yield (DFM&Y), 19-22	The 5th IEEE International Workshop on Design for Manufacturability & Yield (DFM&Y), 19-22	2011/06	有	英語		公開
T. Miyakawa, K. Yamanaga, H. Tsutsui, H. Ochi, T. Sato	T. Miyakawa, K. Yamanaga, H. Tsutsui, H. Ochi, T. Sato	T. Miyakawa, K. Yamanaga, H. Tsutsui, H. Ochi, T. Sato	Acceleration of Random-walk-based Linear Circuit Analysis Using Importance Sampling	Acceleration of Random-walk-based Linear Circuit Analysis Using Importance Sampling	Acceleration of Random-walk-based Linear Circuit Analysis Using Importance Sampling	ACM Great Lakes Symposium on VLSI (GLSVLSI), 211-216	ACM Great Lakes Symposium on VLSI (GLSVLSI), 211-216	ACM Great Lakes Symposium on VLSI (GLSVLSI), 211-216	2011/05	有	英語		公開
H. Yuasa, H. Tsutsui, H. Ochi, T. Sato	H. Yuasa, H. Tsutsui, H. Ochi, T. Sato	H. Yuasa, H. Tsutsui, H. Ochi, T. Sato	A Fully Pipelined Implementation of Monte Carlo Based SSTA on FPGAs	A Fully Pipelined Implementation of Monte Carlo Based SSTA on FPGAs	A Fully Pipelined Implementation of Monte Carlo Based SSTA on FPGAs	International Symposium on Quality Electronic Design (ISQED), 785-790	International Symposium on Quality Electronic Design (ISQED), 785-790	International Symposium on Quality Electronic Design (ISQED), 785-790	2011/03	有	英語		公開
萩原汐, 伊達貴徳, 上薗巧, 益一哉, 佐藤高史	萩原汐, 伊達貴徳, 上薗巧, 益一哉, 佐藤高史		混合正規分布による重点的サンプリングの高次元ばらつき解析への適用	混合正規分布による重点的サンプリングの高次元ばらつき解析への適用		情報処理学会第148回システムLSI設計技術研究会, Vol2011-SLDM-149, 25, 1-6	情報処理学会第148回システムLSI設計技術研究会, Vol2011-SLDM-149, 25, 1-6	, Vol2011-SLDM-149, 25, 1-6	2011/03		日本語		公開
K. Katayama, S. Hagiwara, H. Tsutsui, H. Ochi, T. Sato	K. Katayama, S. Hagiwara, H. Tsutsui, H. Ochi, T. Sato	K. Katayama, S. Hagiwara, H. Tsutsui, H. Ochi, T. Sato	Sequential Importance Sampling for Low-probability and High-dimensional SRAM Yield Analysis	Sequential Importance Sampling for Low-probability and High-dimensional SRAM Yield Analysis	Sequential Importance Sampling for Low-probability and High-dimensional SRAM Yield Analysis	IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 703-708	IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 703-708	IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 703-708	2010/11	有	英語		公開
T. Uezono, T. Kozaki, H. Ochi, T. Sato	T. Uezono, T. Kozaki, H. Ochi, T. Sato	T. Uezono, T. Kozaki, H. Ochi, T. Sato	A Transistor-array for Parallel BTI-effects Measurements	A Transistor-array for Parallel BTI-effects Measurements	A Transistor-array for Parallel BTI-effects Measurements	Workshop on variability modeling and characterization (VMC), XXX-YYY	Workshop on variability modeling and characterization (VMC), XXX-YYY	Workshop on variability modeling and characterization (VMC), XXX-YYY	2010/11		英語		公開
上薗巧, 越智裕之, 佐藤高史	上薗巧, 越智裕之, 佐藤高史		リングオシレータによるしきい値簡易測定の温度依存性の検討	リングオシレータによるしきい値簡易測定の温度依存性の検討		信学技報 VLSI設計技術研究会, VLD2010-9, 67-70	信学技報 VLSI設計技術研究会, VLD2010-9, 67-70	, VLD2010-9, 67-70	2010/09		日本語		公開
T. Imagawa, M. Hiromoto, H. Ochi, T. Sato	T. Imagawa, M. Hiromoto, H. Ochi, T. Sato	T. Imagawa, M. Hiromoto, H. Ochi, T. Sato	A Tool Chain for Generating SEU-vulnerability Map for Coarse-grained Reconfigurable Architecture	A Tool Chain for Generating SEU-vulnerability Map for Coarse-grained Reconfigurable Architecture	A Tool Chain for Generating SEU-vulnerability Map for Coarse-grained Reconfigurable Architecture	The 25th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC), 420-423	The 25th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC), 420-423	The 25th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC), 420-423	2010/07	有	英語		公開
T. Imagawa, M. Hiromoto, H. Ochi, T. Sato	T. Imagawa, M. Hiromoto, H. Ochi, T. Sato	T. Imagawa, M. Hiromoto, H. Ochi, T. Sato	A Routing Architecture Exploration for Coarse-grained Reconfigurable Architecture With Automated SEU-tolerance Evaluation	A Routing Architecture Exploration for Coarse-grained Reconfigurable Architecture With Automated SEU-tolerance Evaluation	A Routing Architecture Exploration for Coarse-grained Reconfigurable Architecture With Automated SEU-tolerance Evaluation	IEEE International SOC Conference (SOCC), 248-253	IEEE International SOC Conference (SOCC), 248-253	IEEE International SOC Conference (SOCC), 248-253	2010/07	有	英語		公開
K. Yamanaga, K. Masu, T. Sato	K. Yamanaga, K. Masu, T. Sato	K. Yamanaga, K. Masu, T. Sato	Application of Generalized Scattering Matrix for Prediction of Power Supply Noise	Application of Generalized Scattering Matrix for Prediction of Power Supply Noise	Application of Generalized Scattering Matrix for Prediction of Power Supply Noise	ACM/IEEE International Workshop on System Level Interconnect Prediction (SLIP), 83-90	ACM/IEEE International Workshop on System Level Interconnect Prediction (SLIP), 83-90	ACM/IEEE International Workshop on System Level Interconnect Prediction (SLIP), 83-90	2010/06	有	英語		公開
T. Sato, T. Uezono, N. Nakayama, K. Masu	T. Sato, T. Uezono, N. Nakayama, K. Masu	T. Sato, T. Uezono, N. Nakayama, K. Masu	Decomposition of Drain-current Variation Into Gain-factor and Threshold Voltage Variations	Decomposition of Drain-current Variation Into Gain-factor and Threshold Voltage Variations	Decomposition of Drain-current Variation Into Gain-factor and Threshold Voltage Variations	IEEE International Symposium on Circuits and Systems (ISCAS), 1053-1056	IEEE International Symposium on Circuits and Systems (ISCAS), 1053-1056	IEEE International Symposium on Circuits and Systems (ISCAS), 1053-1056	2010/05	有	英語		公開
T. Uezono, T. Takahashi, M. Shintani, K. Hatayama, K. Masu, H. Ochi, T. Sato	T. Uezono, T. Takahashi, M. Shintani, K. Hatayama, K. Masu, H. Ochi, T. Sato	T. Uezono, T. Takahashi, M. Shintani, K. Hatayama, K. Masu, H. Ochi, T. Sato	Small Delay and Area Overhead Process Parameter Estimation Through Path-delay Inequalities	Small Delay and Area Overhead Process Parameter Estimation Through Path-delay Inequalities	Small Delay and Area Overhead Process Parameter Estimation Through Path-delay Inequalities	IEEE International Symposium on Circuits and Systems (ISCAS), 3553-3556	IEEE International Symposium on Circuits and Systems (ISCAS), 3553-3556	IEEE International Symposium on Circuits and Systems (ISCAS), 3553-3556	2010/05	有	英語		公開
湯浅洋史, 今川隆司, 廣本正之, 越智裕之, 佐藤高史	湯浅洋史, 今川隆司, 廣本正之, 越智裕之, 佐藤高史		誤り伝播に着目した粗粒度再構成可能アーキテクチャ向け部分的三重化手法	誤り伝播に着目した粗粒度再構成可能アーキテクチャ向け部分的三重化手法		信学技報, VLD2010-4, 37-42	信学技報, VLD2010-4, 37-42	, VLD2010-4, 37-42	2010/05		日本語		公開
T. Uezono, T. Takahashi, M. Shintani, K. Hatayama, K. Masu, H. Ochi, T. Sato	T. Uezono, T. Takahashi, M. Shintani, K. Hatayama, K. Masu, H. Ochi, T. Sato	T. Uezono, T. Takahashi, M. Shintani, K. Hatayama, K. Masu, H. Ochi, T. Sato	Path Clustering for Adaptive Test	Path Clustering for Adaptive Test	Path Clustering for Adaptive Test	IEEE VLSI Test Symposium (VTS), 15-20	IEEE VLSI Test Symposium (VTS), 15-20	IEEE VLSI Test Symposium (VTS), 15-20	2010/04	有	英語		公開
K. Katayama, T. Date, H. Ochi, T. Sato	K. Katayama, T. Date, H. Ochi, T. Sato	K. Katayama, T. Date, H. Ochi, T. Sato	Sequential Importance Sampling for Low-probability and High-dimensional SRAM Yield Analysis	Sequential Importance Sampling for Low-probability and High-dimensional SRAM Yield Analysis	Sequential Importance Sampling for Low-probability and High-dimensional SRAM Yield Analysis	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 121-126	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 121-126	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 121-126	2010/03	有	英語		公開
T. Date, S. Hagiwara, K. Masu, T. Sato	T. Date, S. Hagiwara, K. Masu, T. Sato	T. Date, S. Hagiwara, K. Masu, T. Sato	Robust Importance Sampling for Efficient SRAM Yield Analysis	Robust Importance Sampling for Efficient SRAM Yield Analysis	Robust Importance Sampling for Efficient SRAM Yield Analysis	International Symposium on Quality Electronic Design (ISQED), 15-21	International Symposium on Quality Electronic Design (ISQED), 15-21	International Symposium on Quality Electronic Design (ISQED), 15-21	2010/03	有	英語		公開
S. Hagiwara, K. Yamanaga, R. Takahashi, K. Masu, H. Ochi, T. Sato	S. Hagiwara, K. Yamanaga, R. Takahashi, K. Masu, H. Ochi, T. Sato	S. Hagiwara, K. Yamanaga, R. Takahashi, K. Masu, H. Ochi, T. Sato	Linear Time Calculation of State-dependent Power Distribution Network Capacitance	Linear Time Calculation of State-dependent Power Distribution Network Capacitance	Linear Time Calculation of State-dependent Power Distribution Network Capacitance	International Symposium on Quality Electronic Design (ISQED), 75-80	International Symposium on Quality Electronic Design (ISQED), 75-80	International Symposium on Quality Electronic Design (ISQED), 75-80	2010/03	有	英語		公開
伊達貴徳, 萩原汐, 益一哉, 佐藤高史	伊達貴徳, 萩原汐, 益一哉, 佐藤高史		超球の一部を用いた歩留まり推定における不良領域の効率的探索手法	超球の一部を用いた歩留まり推定における不良領域の効率的探索手法		信学技報 VLSI設計技術研究会, VLD2009-105, 37-42	信学技報 VLSI設計技術研究会, VLD2009-105, 37-42	, VLD2009-105, 37-42	2010/03		日本語		公開
伊達貴徳, 萩原汐, 益一哉, 佐藤高史	伊達貴徳, 萩原汐, 益一哉, 佐藤高史		重点的サンプリングにおける平均値移動量の決定手法とそのSRAM歩留り解析への適用	重点的サンプリングにおける平均値移動量の決定手法とそのSRAM歩留り解析への適用		情報処理学会第142回システムLSI設計技術研究会, Vol2009-SLDM-142, 14, 1-6	情報処理学会第142回システムLSI設計技術研究会, Vol2009-SLDM-142, 14, 1-6	, Vol2009-SLDM-142, 14, 1-6	2009/12		日本語		公開
T. Takahashi, T. Uezono, M. Shintani, K. Masu, T. Sato	T. Takahashi, T. Uezono, M. Shintani, K. Masu, T. Sato	T. Takahashi, T. Uezono, M. Shintani, K. Masu, T. Sato	On-die Parameter Extraction from Path-delay Measurements	On-die Parameter Extraction from Path-delay Measurements	On-die Parameter Extraction from Path-delay Measurements	IEEE Asian solid-state circuit conference (ASSCC), 101-104	IEEE Asian solid-state circuit conference (ASSCC), 101-104	IEEE Asian solid-state circuit conference (ASSCC), 101-104	2009/11	有	英語		公開
佐藤高史	佐藤高史		セラミックコンデンサのモデル化とオンパッケージでの電源ノイズ対策	セラミックコンデンサのモデル化とオンパッケージでの電源ノイズ対策		シリコンRF研究会, XXX-YYY	シリコンRF研究会, XXX-YYY	, XXX-YYY	2009/11		日本語		公開
M. Shintani, T. Uezono, T. Takahashi, H. Ueyama, T. Sato, K. Hatayama, T. Aikyo, K. Masu	M. Shintani, T. Uezono, T. Takahashi, H. Ueyama, T. Sato, K. Hatayama, T. Aikyo, K. Masu	M. Shintani, T. Uezono, T. Takahashi, H. Ueyama, T. Sato, K. Hatayama, T. Aikyo, K. Masu	An Adaptive Test for Parametric Faults Based on Statistical Timing Information	An Adaptive Test for Parametric Faults Based on Statistical Timing Information	An Adaptive Test for Parametric Faults Based on Statistical Timing Information	IEEE Asian Test Symposium (ATS), 155-160	IEEE Asian Test Symposium (ATS), 155-160	IEEE Asian Test Symposium (ATS), 155-160	2009/09	有	英語		公開
高橋知之, 上薗巧, 越智裕之, 益一哉, 佐藤高史	高橋知之, 上薗巧, 越智裕之, 益一哉, 佐藤高史		パス遅延測定によるチップ特性の推定手法	パス遅延測定によるチップ特性の推定手法		DA シンポジウム, 133-138	DA シンポジウム, 133-138	, 133-138	2009/08		日本語		公開
今川隆司, 廣本正之, 高永勲, Dawood Alnajjar, 密山幸男, 越智裕之, 佐藤高史	今川隆司, 廣本正之, 高永勲, Dawood Alnajjar, 密山幸男, 越智裕之, 佐藤高史		柔軟な信頼性を実現する再構成可能デバイスのための配置配線ツール	柔軟な信頼性を実現する再構成可能デバイスのための配置配線ツール		DA シンポジウム, 55-59	DA シンポジウム, 55-59	, 55-59	2009/08		日本語		公開
増田弘生, 佐方剛, 佐藤高史, 橋本昌宜, 古川且洋, 田中正和, 山中俊輝, 金本俊幾	増田弘生, 佐方剛, 佐藤高史, 橋本昌宜, 古川且洋, 田中正和, 山中俊輝, 金本俊幾		RTNを考慮した回路特性ばらつき解析方法の検討	RTNを考慮した回路特性ばらつき解析方法の検討		DA シンポジウム, 209-214	DA シンポジウム, 209-214	, 209-214	2009/08		日本語		公開
宮川哲朗, 山長功, 越智裕之, 佐藤高史	宮川哲朗, 山長功, 越智裕之, 佐藤高史		重点的サンプリングを用いたランダムウォークによる線形回路解析の高速化	重点的サンプリングを用いたランダムウォークによる線形回路解析の高速化		DA シンポジウム, 51-56	DA シンポジウム, 51-56	, 51-56	2009/08		日本語		公開
T. Sato	T. Sato	T. Sato	Bridging the Gap Between Laboratory Measurement and Simulation Model (Invited)	Bridging the Gap Between Laboratory Measurement and Simulation Model (Invited)	Bridging the Gap Between Laboratory Measurement and Simulation Model (Invited)	International Workshop on Emerging Circuits and Systems (IWECS), XXX-YYY	International Workshop on Emerging Circuits and Systems (IWECS), XXX-YYY	International Workshop on Emerging Circuits and Systems (IWECS), XXX-YYY	2009/07		英語		公開
K. Yamanaga, S. Amakawa, T. Sato, K. Masu	K. Yamanaga, S. Amakawa, T. Sato, K. Masu	K. Yamanaga, S. Amakawa, T. Sato, K. Masu	Two-dimensional Moment Method for Analyzing Current Distribution of a Ceramic Capacitor	Two-dimensional Moment Method for Analyzing Current Distribution of a Ceramic Capacitor	Two-dimensional Moment Method for Analyzing Current Distribution of a Ceramic Capacitor	International Symposium on Electromagnetic Compatibility (EMC Kyoto), 575-578	International Symposium on Electromagnetic Compatibility (EMC Kyoto), 575-578	International Symposium on Electromagnetic Compatibility (EMC Kyoto), 575-578	2009/07	有	英語		公開
H. Sasaki, T. Harada, T. Kuriyama, T. Sato, K. Masu	H. Sasaki, T. Harada, T. Kuriyama, T. Sato, K. Masu	H. Sasaki, T. Harada, T. Kuriyama, T. Sato, K. Masu	Application of the EMI Decoupling Circuit Consisting of Two Capacitors and a Power Trace to Quad Flat Package (QFP) LSI	Application of the EMI Decoupling Circuit Consisting of Two Capacitors and a Power Trace to Quad Flat Package (QFP) LSI	Application of the EMI Decoupling Circuit Consisting of Two Capacitors and a Power Trace to Quad Flat Package (QFP) LSI	IEICE Transactions on Communications (Japanese Edition), J92-B, 5, 883-891	IEICE Transactions on Communications (Japanese Edition), J92-B, 5, 883-891	IEICE Transactions on Communications (Japanese Edition), J92-B, 5, 883-891	2009/05	有	英語		公開
伊達貴徳, 萩原汐, 上薗巧, 佐藤高史	伊達貴徳, 萩原汐, 上薗巧, 佐藤高史		SRAM回路の構造的対称性を考慮した2段階学習型重点的サンプリング	SRAM回路の構造的対称性を考慮した2段階学習型重点的サンプリング		信学技報 VLSI設計技術研究会, VLD09-5, 37-42	信学技報 VLSI設計技術研究会, VLD09-5, 37-42	, VLD09-5, 37-42	2009/05		日本語		公開
S. Amakawa, K. Yamanaga, H. Ito, T. Sato, N. Ishihara, K. Masu	S. Amakawa, K. Yamanaga, H. Ito, T. Sato, N. Ishihara, K. Masu	S. Amakawa, K. Yamanaga, H. Ito, T. Sato, N. Ishihara, K. Masu	S-parameter-based Modal Decomposition of Multiconductor Transmission Lines and Its Application to De-embedding	S-parameter-based Modal Decomposition of Multiconductor Transmission Lines and Its Application to De-embedding	S-parameter-based Modal Decomposition of Multiconductor Transmission Lines and Its Application to De-embedding	IEEE International Conference on Microelectronic Test Structures (ICMTS), 177-180	IEEE International Conference on Microelectronic Test Structures (ICMTS), 177-180	IEEE International Conference on Microelectronic Test Structures (ICMTS), 177-180	2009/03	有	英語		公開
榎並孝司, 橋本昌宜, 佐藤高史	榎並孝司, 橋本昌宜, 佐藤高史		電源ノイズ考慮統計的タイミング解析を用いたデカップリング容量割当手法	電源ノイズ考慮統計的タイミング解析を用いたデカップリング容量割当手法		信学技報 VLSI設計技術研究会, VLD09-36, 207-212	信学技報 VLSI設計技術研究会, VLD09-36, 207-212	, VLD09-36, 207-212	2009/03		日本語		公開
上薗巧, 高橋知之, 植山寛之, 新谷道広, 佐藤高史, 益一哉	上薗巧, 高橋知之, 植山寛之, 新谷道広, 佐藤高史, 益一哉		適応型テストにおけるクリティカルパスのクラスタリング手法	適応型テストにおけるクリティカルパスのクラスタリング手法		電子情報通信学会総合大会, D-10	電子情報通信学会総合大会, D-10	, D-10	2009/03		日本語		公開
新谷道広, 高橋知之, 植山寛之, 上薗巧, 佐藤高史, 畠山一実, 相京隆, 益一哉	新谷道広, 高橋知之, 植山寛之, 上薗巧, 佐藤高史, 畠山一実, 相京隆, 益一哉		統計的タイミング情報に基づく適応型テスト	統計的タイミング情報に基づく適応型テスト		電子情報通信学会総合大会, D-10	電子情報通信学会総合大会, D-10	, D-10	2009/03		日本語		公開
山長功, 高橋亮, 萩原汐, 佐藤高史, 益一哉	山長功, 高橋亮, 萩原汐, 佐藤高史, 益一哉		状態依存性解析のための電源間容量のテーブルルックアップ計算	状態依存性解析のための電源間容量のテーブルルックアップ計算		電子情報通信学会総合大会, C-12	電子情報通信学会総合大会, C-12	, C-12	2009/03		日本語		公開
萩原汐, 高橋亮, 山長功, 佐藤高史, 益一哉	萩原汐, 高橋亮, 山長功, 佐藤高史, 益一哉		状態依存性を考慮した論理回路の電源間容量モデルの検討	状態依存性を考慮した論理回路の電源間容量モデルの検討		電子情報通信学会総合大会, C-12	電子情報通信学会総合大会, C-12	, C-12	2009/03		日本語		公開
山田健太, 庄俊之, 益一哉, 中山範明, 佐藤高史, 天川修平, 國清辰也, 吉村尚郎, 伊藤優, 熊代成孝	山田健太, 庄俊之, 益一哉, 中山範明, 佐藤高史, 天川修平, 國清辰也, 吉村尚郎, 伊藤優, 熊代成孝		STIストレスによるMOSFET特性変動のコンパクトモデル	STIストレスによるMOSFET特性変動のコンパクトモデル		第56回応用物理学関係連合講演会, 31p-G	第56回応用物理学関係連合講演会, 31p-G	, 31p-G	2009/03		日本語		公開
T. Sato, H. Ueyama, N. Nakayama, K. Masu	T. Sato, H. Ueyama, N. Nakayama, K. Masu	T. Sato, H. Ueyama, N. Nakayama, K. Masu	A MOS Transistor Array With Pico-ampere Order Precision for Accurate Characterization of Leakage Current Variation	A MOS Transistor Array With Pico-ampere Order Precision for Accurate Characterization of Leakage Current Variation	A MOS Transistor Array With Pico-ampere Order Precision for Accurate Characterization of Leakage Current Variation	IEEE Asian solid-state circuit conference (ASSCC), 389-392	IEEE Asian solid-state circuit conference (ASSCC), 389-392	IEEE Asian solid-state circuit conference (ASSCC), 389-392	2008/11	有	英語		公開
T. Enami, M. Hashimoto, T. Sato	T. Enami, M. Hashimoto, T. Sato	T. Enami, M. Hashimoto, T. Sato	Decoupling Capacitance Allocation for Timing With Statistical Noise Model and Timing Analysis	Decoupling Capacitance Allocation for Timing With Statistical Noise Model and Timing Analysis	Decoupling Capacitance Allocation for Timing With Statistical Noise Model and Timing Analysis	IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 420-425	IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 420-425	IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 420-425	2008/11	有	英語		公開
N. Nakayama, T. Sato, H. Ueyama, K. Masu	N. Nakayama, T. Sato, H. Ueyama, K. Masu	N. Nakayama, T. Sato, H. Ueyama, K. Masu	An Efficient Extraction of Random and Systematic Gate-length Variation Through Poly-Si Resistor Measurement	An Efficient Extraction of Random and Systematic Gate-length Variation Through Poly-Si Resistor Measurement	An Efficient Extraction of Random and Systematic Gate-length Variation Through Poly-Si Resistor Measurement	Workshop on Test Structure Design for Variability Characterization, 4.4-4.4	Workshop on Test Structure Design for Variability Characterization, 4.4-4.4	Workshop on Test Structure Design for Variability Characterization, 4.4-4.4	2008/11	有	英語		公開
T. Sato, K. Yamanaga, K. Masu	T. Sato, K. Yamanaga, K. Masu	T. Sato, K. Yamanaga, K. Masu	Non-invasive Direct Probing for On-chip Voltage Measurement	Non-invasive Direct Probing for On-chip Voltage Measurement	Non-invasive Direct Probing for On-chip Voltage Measurement	International SoC Design Conference (ISOCC), 350-353	International SoC Design Conference (ISOCC), 350-353	International SoC Design Conference (ISOCC), 350-353	2008/11	有	英語		公開
K. Yamanaga, T. Sato, K. Masu	K. Yamanaga, T. Sato, K. Masu	K. Yamanaga, T. Sato, K. Masu	Accurate Parasitic Inductance Determination of a Ceramic Capacitor Through 2-port Measurements	Accurate Parasitic Inductance Determination of a Ceramic Capacitor Through 2-port Measurements	Accurate Parasitic Inductance Determination of a Ceramic Capacitor Through 2-port Measurements	The 17th topical meeting on electrical performance of electronic packaging (EPEP), 119-122	The 17th topical meeting on electrical performance of electronic packaging (EPEP), 119-122	The 17th topical meeting on electrical performance of electronic packaging (EPEP), 119-122	2008/10	有	英語		公開
高橋亮, 山長功, 佐藤高史, 益一哉	高橋亮, 山長功, 佐藤高史, 益一哉		CMOS論理回路における電源網容量の入力状態依存性についての検討	CMOS論理回路における電源網容量の入力状態依存性についての検討		電子情報通信学会ソサイエティ大会, C-12-42, 111-111	電子情報通信学会ソサイエティ大会, C-12-42, 111-111	, C-12-42, 111-111	2008/09		日本語		公開
高橋知之, 植山寛之, 萩原汐, 佐藤高史, 益一哉	高橋知之, 植山寛之, 萩原汐, 佐藤高史, 益一哉		電源電圧変動やプロセスばらつきに対する標準セルの遅延感度検討	電源電圧変動やプロセスばらつきに対する標準セルの遅延感度検討		電子情報通信学会ソサイエティ大会, A-3-2, 52-52	電子情報通信学会ソサイエティ大会, A-3-2, 52-52	, A-3-2, 52-52	2008/09		日本語		公開
植山寛之, 佐藤高史, 中山範明, 益一哉	植山寛之, 佐藤高史, 中山範明, 益一哉		抵抗測定法によるトランジスタアレイ回路の測定時間短縮化	抵抗測定法によるトランジスタアレイ回路の測定時間短縮化		電子情報通信学会ソサイエティ大会, C-12-41, 110-110	電子情報通信学会ソサイエティ大会, C-12-41, 110-110	, C-12-41, 110-110	2008/09		日本語		公開
伊達貴徳, 萩原汐, 佐藤高史, 中山範明, 益一哉	伊達貴徳, 萩原汐, 佐藤高史, 中山範明, 益一哉		回路特性ばらつき解析に対する重点的サンプリングの適用検討	回路特性ばらつき解析に対する重点的サンプリングの適用検討		電子情報通信学会ソサイエティ大会, A-1-27, 27-27	電子情報通信学会ソサイエティ大会, A-1-27, 27-27	, A-1-27, 27-27	2008/09		日本語		公開
佐藤高史, 山長功	佐藤高史, 山長功		LSI等価回路モデル評価に向けたオンチップ電源電圧の測定手法	LSI等価回路モデル評価に向けたオンチップ電源電圧の測定手法		電子情報通信学会ソサイエティ大会, BI-2-5, SS85-SS86	電子情報通信学会ソサイエティ大会, BI-2-5, SS85-SS86	, BI-2-5, SS85-SS86	2008/09		日本語		公開
萩原汐, 佐藤高史, 益一哉	萩原汐, 佐藤高史, 益一哉		パス遅延時間ばらつきを考慮した電源遮断回路の設計指針	パス遅延時間ばらつきを考慮した電源遮断回路の設計指針		DA シンポジウム, 7-12	DA シンポジウム, 7-12	, 7-12	2008/08		日本語		公開
M. Imai, T. Sato, N. Nakayama, K. Masu	M. Imai, T. Sato, N. Nakayama, K. Masu	M. Imai, T. Sato, N. Nakayama, K. Masu	Non-parametric Statistical Static Timing Analysis: An SSTA Framework for Arbitrary Distribution	Non-parametric Statistical Static Timing Analysis: An SSTA Framework for Arbitrary Distribution	Non-parametric Statistical Static Timing Analysis: An SSTA Framework for Arbitrary Distribution	ACM/IEEE Design Automation Conference (DAC), 698-701	ACM/IEEE Design Automation Conference (DAC), 698-701	ACM/IEEE Design Automation Conference (DAC), 698-701	2008/06	有	英語		公開
K. Yamanaga, T. Sato, K. Masu	K. Yamanaga, T. Sato, K. Masu	K. Yamanaga, T. Sato, K. Masu	On-chip Differential and Common Mode Voltage Measurement Using Off-chip Referenced Twin Probing	On-chip Differential and Common Mode Voltage Measurement Using Off-chip Referenced Twin Probing	On-chip Differential and Common Mode Voltage Measurement Using Off-chip Referenced Twin Probing	IEEE Workshop on Signal Propagation on Interconnects (SPI), S3A-4	IEEE Workshop on Signal Propagation on Interconnects (SPI), S3A-4	IEEE Workshop on Signal Propagation on Interconnects (SPI), S3A-4	2008/05	有	英語		公開
K. Yamanaga, T. Sato, K. Masu	K. Yamanaga, T. Sato, K. Masu	K. Yamanaga, T. Sato, K. Masu	Substrate-geometry Aware 2-port Modeling for Surface-mount Passive Components	Substrate-geometry Aware 2-port Modeling for Surface-mount Passive Components	Substrate-geometry Aware 2-port Modeling for Surface-mount Passive Components	19th International Zurich Symposium on Electromagnetic Compatibility, 506-509	19th International Zurich Symposium on Electromagnetic Compatibility, 506-509	19th International Zurich Symposium on Electromagnetic Compatibility, 506-509	2008/05	有	英語		公開
上薗巧, 佐藤高史, 益一哉	上薗巧, 佐藤高史, 益一哉		プロセスばらつきの積極的活用による非繰返し電圧波形の測定	プロセスばらつきの積極的活用による非繰返し電圧波形の測定		第21回回路とシステム軽井沢ワークショップ, 439-444	第21回回路とシステム軽井沢ワークショップ, 439-444	, 439-444	2008/04	有	日本語		公開
萩原汐, 佐藤高史, 益一哉	萩原汐, 佐藤高史, 益一哉		電源遮断回路におけるパス遅延時間ばらつきの計算	電源遮断回路におけるパス遅延時間ばらつきの計算		第21回回路とシステム軽井沢ワークショップ, 427-432	第21回回路とシステム軽井沢ワークショップ, 427-432	, 427-432	2008/04	有	日本語		公開
山長功, 佐藤高史, 益一哉	山長功, 佐藤高史, 益一哉		基板実装状態を考慮可能な表面実装型受動部品の2ポートモデリング手法	基板実装状態を考慮可能な表面実装型受動部品の2ポートモデリング手法		第21回回路とシステム軽井沢ワークショップ, 331-336	第21回回路とシステム軽井沢ワークショップ, 331-336	, 331-336	2008/04	有	日本語		公開
増田弘生, 大川眞一, 黄田剛, 奥村隆昌, 黒川敦, 増田弘生, 金本俊幾, 佐藤高史, 橋本昌宜, 高藤浩資, 中島英斉, 小野信任	増田弘生, 大川眞一, 黄田剛, 奥村隆昌, 黒川敦, 増田弘生, 金本俊幾, 佐藤高史, 橋本昌宜, 高藤浩資, 中島英斉, 小野信任		チップ内システマティックばらつきと回路スキュー特性相関	チップ内システマティックばらつきと回路スキュー特性相関		第21回回路とシステム軽井沢ワークショップ, 617-622	第21回回路とシステム軽井沢ワークショップ, 617-622	, 617-622	2008/04	有	日本語		公開
奥村隆昌, 黒川敦, 増田弘生, 金本俊幾, 佐藤高史, 橋本昌宜, 高藤浩資, 中島英斉, 小野信任	奥村隆昌, 黒川敦, 増田弘生, 金本俊幾, 佐藤高史, 橋本昌宜, 高藤浩資, 中島英斉, 小野信任		統計的 STA でのスルー依存性を考慮した遅延ばらつき計算手法の提案	統計的 STA でのスルー依存性を考慮した遅延ばらつき計算手法の提案		第21回回路とシステム軽井沢ワークショップ, 299-304	第21回回路とシステム軽井沢ワークショップ, 299-304	, 299-304	2008/04	有	日本語		公開
植山寛之, 佐藤高史, 中山範明, 益一哉	植山寛之, 佐藤高史, 中山範明, 益一哉		リーク電流測定用トランジスタアレイ回路の測定	リーク電流測定用トランジスタアレイ回路の測定		電子情報通信学会総合大会, A-3	電子情報通信学会総合大会, A-3	, A-3	2008/03		日本語		公開
山長功, 佐藤, 高史, 益一哉	山長功, 佐藤, 高史, 益一哉		測定系の侵襲性を定量化可能なオンチップ電源電圧変動の直接測定手法	測定系の侵襲性を定量化可能なオンチップ電源電圧変動の直接測定手法		電子情報通信学会総合大会, C-12	電子情報通信学会総合大会, C-12	, C-12	2008/03		日本語		公開
萩原汐, 佐藤高史, 益一哉	萩原汐, 佐藤高史, 益一哉		電源遮断回路におけるインバータ列遅延時間ばらつきの計算	電源遮断回路におけるインバータ列遅延時間ばらつきの計算		電子情報通信学会総合大会, A-3	電子情報通信学会総合大会, A-3	, A-3	2008/03		日本語		公開
T. Sato, H. Ueyama, N. Nakayama, K. Masu	T. Sato, H. Ueyama, N. Nakayama, K. Masu	T. Sato, H. Ueyama, N. Nakayama, K. Masu	Determination of Optimal Polynomial Regression Function to Decompose On-die Systematic and Random Variations	Determination of Optimal Polynomial Regression Function to Decompose On-die Systematic and Random Variations	Determination of Optimal Polynomial Regression Function to Decompose On-die Systematic and Random Variations	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 518-523	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 518-523	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 518-523	2008/01	有	英語		公開
佐藤高史	佐藤高史		[チュートリアル講演] 集積回路における電源品質の解析技術	[チュートリアル講演] 集積回路における電源品質の解析技術		信学技報, CPM2008-140, 71-76	信学技報, CPM2008-140, 71-76	, CPM2008-140, 71-76	2008/01		日本語		公開
山長功, 佐藤高史, 益一哉	山長功, 佐藤高史, 益一哉		プリント配線基板電源網のインピーダンス低減手法の検討	プリント配線基板電源網のインピーダンス低減手法の検討		システムLSIワークショップ, 308-310	システムLSIワークショップ, 308-310	, 308-310	2007/11		日本語		公開
山長功, 佐藤高史, 益一哉	山長功, 佐藤高史, 益一哉		Full-wave 電磁界シミュレータによるプリント回路基板の電源網モデル化	Full-wave 電磁界シミュレータによるプリント回路基板の電源網モデル化		シリコンRF研究会, XXX-YYY	シリコンRF研究会, XXX-YYY	, XXX-YYY	2007/11		日本語		公開
T. Sato, H. Ueyama, N. Nakayama, K. Masu	T. Sato, H. Ueyama, N. Nakayama, K. Masu	T. Sato, H. Ueyama, N. Nakayama, K. Masu	A Study on Variation-component Decomposition Using Polynomial Smoothing Function	A Study on Variation-component Decomposition Using Polynomial Smoothing Function	A Study on Variation-component Decomposition Using Polynomial Smoothing Function	The 14th workshop on synthesis and system integration of mixed information technologies (SASIMI), 250-255	The 14th workshop on synthesis and system integration of mixed information technologies (SASIMI), 250-255	The 14th workshop on synthesis and system integration of mixed information technologies (SASIMI), 250-255	2007/10	有	英語		公開
萩原汐, 佐藤高史, 益一哉	萩原汐, 佐藤高史, 益一哉		パワーゲーティング技術における製造ばらつきの回路特性への影響	パワーゲーティング技術における製造ばらつきの回路特性への影響		情報処理学会第131回システムLSI設計技術研究会, 37-42	情報処理学会第131回システムLSI設計技術研究会, 37-42	, 37-42	2007/10		日本語		公開
T. Sato, S. Hagiwara, T. Uezono, K. Masu	T. Sato, S. Hagiwara, T. Uezono, K. Masu	T. Sato, S. Hagiwara, T. Uezono, K. Masu	Weakness Identification for Effective Repair of Power Distribution Network	Weakness Identification for Effective Repair of Power Distribution Network	Weakness Identification for Effective Repair of Power Distribution Network	17th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 4644, 222-231	17th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 4644, 222-231	17th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS), 4644, 222-231	2007/09	有	英語		公開
T. Sato, T. Uezono, K. Masu	T. Sato, T. Uezono, K. Masu	T. Sato, T. Uezono, K. Masu	An Implementation of Voltage Drop Sensor Circuit for Power Supply Network Monitoring	An Implementation of Voltage Drop Sensor Circuit for Power Supply Network Monitoring	An Implementation of Voltage Drop Sensor Circuit for Power Supply Network Monitoring	Workshop on SoC Design Methodologies, 107-112	Workshop on SoC Design Methodologies, 107-112	Workshop on SoC Design Methodologies, 107-112	2007/09		英語		公開
山長功, 佐藤高史, 益一哉	山長功, 佐藤高史, 益一哉		ビアのインダクタンスに着目したプリント配線基板電源網のインピーダンス低減手法の検討	ビアのインダクタンスに着目したプリント配線基板電源網のインピーダンス低減手法の検討		電子情報通信学会ソサイエティ大会, B-4-7, 270-270	電子情報通信学会ソサイエティ大会, B-4-7, 270-270	, B-4-7, 270-270	2007/09		日本語		公開
上薗巧, 佐藤高史, 益一哉	上薗巧, 佐藤高史, 益一哉		電源電圧降下の時間的・空間的広がり可視化手法	電源電圧降下の時間的・空間的広がり可視化手法		電子情報通信学会ソサイエティ大会, C-12-6, 61-61	電子情報通信学会ソサイエティ大会, C-12-6, 61-61	, C-12-6, 61-61	2007/09		日本語		公開
植山寛之, 佐藤高史, 中山範明, 益一哉	植山寛之, 佐藤高史, 中山範明, 益一哉		大域ばらつきの近似次数が回路遅延ばらつきに与える影響	大域ばらつきの近似次数が回路遅延ばらつきに与える影響		電子情報通信学会ソサイエティ大会, A-1-8, 8-8	電子情報通信学会ソサイエティ大会, A-1-8, 8-8	, A-1-8, 8-8	2007/09		日本語		公開
今井正紀, 佐藤高史, 中山範明, 益一哉	今井正紀, 佐藤高史, 中山範明, 益一哉		ノンパラメトリック統計的タイミング解析 (SSTA) の実現手法の検討	ノンパラメトリック統計的タイミング解析 (SSTA) の実現手法の検討		DA シンポジウム, 121-126	DA シンポジウム, 121-126	, 121-126	2007/08		日本語		公開
萩原汐, 上薗巧, 佐藤高史, 益一哉	萩原汐, 上薗巧, 佐藤高史, 益一哉		相関係数にもとづく回帰分析の電源改善への適用	相関係数にもとづく回帰分析の電源改善への適用		第20回回路とシステム軽井沢ワークショップ, 47-50	第20回回路とシステム軽井沢ワークショップ, 47-50	, 47-50	2007/04	有	日本語		公開
中林太美世, 黒川敦, 佐藤高史, 橋本昌宜, 増田弘生	中林太美世, 黒川敦, 佐藤高史, 橋本昌宜, 増田弘生		45-65nm ノードにおける遅延ばらつき特性の環境温度依存性	45-65nm ノードにおける遅延ばらつき特性の環境温度依存性		第20回回路とシステム軽井沢ワークショップ, 691-696	第20回回路とシステム軽井沢ワークショップ, 691-696	, 691-696	2007/04	有	日本語		公開
今井正紀, 佐藤高史, 中山範明, 益一哉	今井正紀, 佐藤高史, 中山範明, 益一哉		統計的パス遅延解析のための Monte Carlo STA 実行数評価の一手法	統計的パス遅延解析のための Monte Carlo STA 実行数評価の一手法		第20回回路とシステム軽井沢ワークショップ, 703-708	第20回回路とシステム軽井沢ワークショップ, 703-708	, 703-708	2007/04	有	日本語		公開
高藤浩資, 小林宏行, 小野信任, 増田弘生, 中島英斉, 奥村隆昌, 橋本昌宜, 佐藤高史	高藤浩資, 小林宏行, 小野信任, 増田弘生, 中島英斉, 奥村隆昌, 橋本昌宜, 佐藤高史		統計的 STA でのスルー依存性を考慮した遅延ばらつき計算手法の提案	統計的 STA でのスルー依存性を考慮した遅延ばらつき計算手法の提案		第20回回路とシステム軽井沢ワークショップ, 709-714	第20回回路とシステム軽井沢ワークショップ, 709-714	, 709-714	2007/04	有	日本語		公開
S. Hagiwara, T. Uezono, T. Sato, K. Masu	S. Hagiwara, T. Uezono, T. Sato, K. Masu	S. Hagiwara, T. Uezono, T. Sato, K. Masu	Improvement of Power Distribution Network Using Correlation-based Regression Analysis	Improvement of Power Distribution Network Using Correlation-based Regression Analysis	Improvement of Power Distribution Network Using Correlation-based Regression Analysis	ACM Great Lakes Symposium on VLSI (GLSVLSI), 513-516	ACM Great Lakes Symposium on VLSI (GLSVLSI), 513-516	ACM Great Lakes Symposium on VLSI (GLSVLSI), 513-516	2007/03	有	英語		公開
S. Amakawa, T. Uezono, T. Sato, K. Masu	S. Amakawa, T. Uezono, T. Sato, K. Masu	S. Amakawa, T. Uezono, T. Sato, K. Masu	Adaptable Wire-length Distribution With Tunable Occupation Probability	Adaptable Wire-length Distribution With Tunable Occupation Probability	Adaptable Wire-length Distribution With Tunable Occupation Probability	ACM/IEEE International Workshop on System Level Interconnect Prediction (SLIP), 1-8	ACM/IEEE International Workshop on System Level Interconnect Prediction (SLIP), 1-8	ACM/IEEE International Workshop on System Level Interconnect Prediction (SLIP), 1-8	2007/03	有	英語		公開
T. Sato, T. Uezono, S. Hagiwara, K. Okada, S. Amakawa, N. Nakayama, K. Masu	T. Sato, T. Uezono, S. Hagiwara, K. Okada, S. Amakawa, N. Nakayama, K. Masu	T. Sato, T. Uezono, S. Hagiwara, K. Okada, S. Amakawa, N. Nakayama, K. Masu	A MOS Transistor-array for Accurate Measurement of Subthreshold Leakage Variation	A MOS Transistor-array for Accurate Measurement of Subthreshold Leakage Variation	A MOS Transistor-array for Accurate Measurement of Subthreshold Leakage Variation	International Symposium on Quality Electronic Design (ISQED), 21-26	International Symposium on Quality Electronic Design (ISQED), 21-26	International Symposium on Quality Electronic Design (ISQED), 21-26	2007/03	有	英語		公開
萩原汐, 上薗巧, 佐藤高史, 益一哉	萩原汐, 上薗巧, 佐藤高史, 益一哉		電源解析への相関係数利用の検討	電源解析への相関係数利用の検討		電子情報通信学会総合大会, A-3	電子情報通信学会総合大会, A-3	, A-3	2007/03		日本語		公開
天川修平, 上薗巧, 佐藤高史, 益一哉	天川修平, 上薗巧, 佐藤高史, 益一哉		非理想的な回路分割とセル占有率を考慮した配線長分布モデル	非理想的な回路分割とセル占有率を考慮した配線長分布モデル		電子情報通信学会総合大会, A-3	電子情報通信学会総合大会, A-3	, A-3	2007/03		日本語		公開
J. Seita, H. Ito, K. Okada, T. Sato, K. Masu	J. Seita, H. Ito, K. Okada, T. Sato, K. Masu	J. Seita, H. Ito, K. Okada, T. Sato, K. Masu	A Multi-drop Transmission-line Interconnect in Si LSI	A Multi-drop Transmission-line Interconnect in Si LSI	A Multi-drop Transmission-line Interconnect in Si LSI	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 118-119	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 118-119	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 118-119	2007/01	有	英語		公開
小笠原泰弘, 榎並孝司, 橋本昌宜, 佐藤高史, 尾上孝雄	小笠原泰弘, 榎並孝司, 橋本昌宜, 佐藤高史, 尾上孝雄		電源ノイズによる遅延変動の測定とフルチップシミュレーションによる遅延変動の再現	電源ノイズによる遅延変動の測定とフルチップシミュレーションによる遅延変動の再現		信学技報, ICD2006-174, 19-23	信学技報, ICD2006-174, 19-23	, ICD2006-174, 19-23	2007/01		日本語		公開
J. Kim, T. Yammouchi, K. Okada, T. Sato, K. Masu	J. Kim, T. Yammouchi, K. Okada, T. Sato, K. Masu	J. Kim, T. Yammouchi, K. Okada, T. Sato, K. Masu	A Left Handed Material on Si CMOS Chip With Wafer Level Package Process	A Left Handed Material on Si CMOS Chip With Wafer Level Package Process	A Left Handed Material on Si CMOS Chip With Wafer Level Package Process	Asia Pacific Microwave Conference (APMC), 2, 1321-1324	Asia Pacific Microwave Conference (APMC), 2, 1321-1324	Asia Pacific Microwave Conference (APMC), 2, 1321-1324	2006/12	有	英語		公開
M. Okada, C. Kodama, T. Sato, K. Fujiyoshi	M. Okada, C. Kodama, T. Sato, K. Fujiyoshi	M. Okada, C. Kodama, T. Sato, K. Fujiyoshi	Thermal Driven Module Placement Using Sequence-pair	Thermal Driven Module Placement Using Sequence-pair	Thermal Driven Module Placement Using Sequence-pair	Asia Pacific Conference on Circuits and Systems (APCCAS), 1871-1875	Asia Pacific Conference on Circuits and Systems (APCCAS), 1871-1875	Asia Pacific Conference on Circuits and Systems (APCCAS), 1871-1875	2006/12	有	英語		公開
藤久雄己, 岡田健一, 佐藤高史, 中山範明, 益一哉	藤久雄己, 岡田健一, 佐藤高史, 中山範明, 益一哉		MOSFETのリーク電流ばらつき測定のための回路検討	MOSFETのリーク電流ばらつき測定のための回路検討		システムLSIワークショップ, 259-262	システムLSIワークショップ, 259-262	, 259-262	2006/11		日本語		公開
Y. Ogasahara, T. Enami, M. Hashimoto, T. Sato, T. Onoye	Y. Ogasahara, T. Enami, M. Hashimoto, T. Sato, T. Onoye	Y. Ogasahara, T. Enami, M. Hashimoto, T. Sato, T. Onoye	Measurement Results of Delay Degradation Due to Power Supply Noise Well Correlated With Full-chip Simulation	Measurement Results of Delay Degradation Due to Power Supply Noise Well Correlated With Full-chip Simulation	Measurement Results of Delay Degradation Due to Power Supply Noise Well Correlated With Full-chip Simulation	IEEE Custom Integrated Circuits Conference (CICC), 861-864	IEEE Custom Integrated Circuits Conference (CICC), 861-864	IEEE Custom Integrated Circuits Conference (CICC), 861-864	2006/09	有	英語		公開
萩原汐, 佐藤高史, 益一哉	萩原汐, 佐藤高史, 益一哉		高精度デバイスばらつき測定のための電源構造の設計	高精度デバイスばらつき測定のための電源構造の設計		電子情報通信学会ソサイエティ大会, A-3-21, 65-65	電子情報通信学会ソサイエティ大会, A-3-21, 65-65	, A-3-21, 65-65	2006/09		日本語		公開
上薗巧, 佐藤高史, 益一哉	上薗巧, 佐藤高史, 益一哉		リングオシレータを用いる瞬時電圧降下測定手法の精度改善	リングオシレータを用いる瞬時電圧降下測定手法の精度改善		電子情報通信学会ソサイエティ大会, A-3-23, 67-67	電子情報通信学会ソサイエティ大会, A-3-23, 67-67	, A-3-23, 67-67	2006/09		日本語		公開
清田淳紀, 伊藤浩之, 岡田健一, 佐藤高史, 益一哉	清田淳紀, 伊藤浩之, 岡田健一, 佐藤高史, 益一哉		伝送線路を用いたオンチップ高速伝送回路の研究	伝送線路を用いたオンチップ高速伝送回路の研究		電子情報通信学会ソサイエティ大会, A-3-16, 60-60	電子情報通信学会ソサイエティ大会, A-3-16, 60-60	, A-3-16, 60-60	2006/09		日本語		公開
金章九, 山内拓弥, 岡田健一, 佐藤高史, 益一哉	金章九, 山内拓弥, 岡田健一, 佐藤高史, 益一哉		Si CMOSチップにおける右手・左手系伝送線路の検討	Si CMOSチップにおける右手・左手系伝送線路の検討		電子情報通信学会ソサイエティ大会, C-12-36, 97-97	電子情報通信学会ソサイエティ大会, C-12-36, 97-97	, C-12-36, 97-97	2006/09		日本語		公開
藤久雄己, 上園巧, 萩原汐, 岡田健一, 佐藤高史, 中山範明, 益一哉	藤久雄己, 上園巧, 萩原汐, 岡田健一, 佐藤高史, 中山範明, 益一哉		MOSFETのリーク電流ばらつき測定のための回路検討	MOSFETのリーク電流ばらつき測定のための回路検討		電子情報通信学会ソサイエティ大会, A-3-22, 66-66	電子情報通信学会ソサイエティ大会, A-3-22, 66-66	, A-3-22, 66-66	2006/09		日本語		公開
小林宏行, 小野信任, 佐藤高史, 岩井二郎, 橋本昌宜	小林宏行, 小野信任, 佐藤高史, 岩井二郎, 橋本昌宜		統計的 STA の精度検証手法	統計的 STA の精度検証手法		DA シンポジウム, 7-12	DA シンポジウム, 7-12	, 7-12	2006/07		日本語		公開
小林宏行, 小野信任, 佐藤高史, 岩井二郎, 橋本昌宜	小林宏行, 小野信任, 佐藤高史, 岩井二郎, 橋本昌宜		統計的 SSTA の精度検証方法	統計的 SSTA の精度検証方法		第19回回路とシステム軽井沢ワークショップ, 553-558	第19回回路とシステム軽井沢ワークショップ, 553-558	, 553-558	2006/04	有	日本語		公開
岡田典英, 児玉親亮, 佐藤高史, 藤吉邦洋	岡田典英, 児玉親亮, 佐藤高史, 藤吉邦洋		オンチップ熱バラツキを考慮したモジュール配置手法	オンチップ熱バラツキを考慮したモジュール配置手法		DA シンポジウム, 249-254	DA シンポジウム, 249-254	, 249-254	2005/08		日本語		公開
蜂屋孝太郎, 小林宏行, 奥村隆昌, 佐藤高史, 岡宏規	蜂屋孝太郎, 小林宏行, 奥村隆昌, 佐藤高史, 岡宏規		ジッタ制約を考慮した IO 同時動作設計ルールの提案	ジッタ制約を考慮した IO 同時動作設計ルールの提案		第18回回路とシステム軽井沢ワークショップ, 49-54	第18回回路とシステム軽井沢ワークショップ, 49-54	, 49-54	2005/04	有	日本語		公開
T. Sato, M. Hashimoto, H. Onodera	T. Sato, M. Hashimoto, H. Onodera	T. Sato, M. Hashimoto, H. Onodera	Successive Pad Assignment Algorithm to Optimize Number and Location of Power Supply Pad Using Incremental Matrix Inversion	Successive Pad Assignment Algorithm to Optimize Number and Location of Power Supply Pad Using Incremental Matrix Inversion	Successive Pad Assignment Algorithm to Optimize Number and Location of Power Supply Pad Using Incremental Matrix Inversion	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 723-728	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 723-728	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 723-728	2005/01	有	英語		公開
T. Sato, J. Ichimiya, N. Ono, K. Hachiya, M. Hashimoto	T. Sato, J. Ichimiya, N. Ono, K. Hachiya, M. Hashimoto	T. Sato, J. Ichimiya, N. Ono, K. Hachiya, M. Hashimoto	On-chip Thermal Gradient Analysis and Temperature Flattening for SoC Design	On-chip Thermal Gradient Analysis and Temperature Flattening for SoC Design	On-chip Thermal Gradient Analysis and Temperature Flattening for SoC Design	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 1074-1077	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 1074-1077	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 1074-1077	2005/01	有	英語		公開
M. Hashimoto, J. Yamaguchi, T. Sato, H. Onodera	M. Hashimoto, J. Yamaguchi, T. Sato, H. Onodera	M. Hashimoto, J. Yamaguchi, T. Sato, H. Onodera	Timing Analysis Considering Temporal Supply Voltage Fluctuation	Timing Analysis Considering Temporal Supply Voltage Fluctuation	Timing Analysis Considering Temporal Supply Voltage Fluctuation	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 1098-1101	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 1098-1101	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 1098-1101	2005/01	有	英語		公開
T. Sato, M. Hashimoto, H. Onodera	T. Sato, M. Hashimoto, H. Onodera	T. Sato, M. Hashimoto, H. Onodera	An IR-drop Minimization by Optimizing Number and Location of Power Supply Pads	An IR-drop Minimization by Optimizing Number and Location of Power Supply Pads	An IR-drop Minimization by Optimizing Number and Location of Power Supply Pads	The 12th workshop on synthesis and system integration of mixed information technologies (SASIMI), 66-72	The 12th workshop on synthesis and system integration of mixed information technologies (SASIMI), 66-72	The 12th workshop on synthesis and system integration of mixed information technologies (SASIMI), 66-72	2004/10	有	英語		公開
佐藤高史, 市宮淳次, 小野信任, 蜂屋孝太郎, 橋本昌宜	佐藤高史, 市宮淳次, 小野信任, 蜂屋孝太郎, 橋本昌宜		フロアプランにおけるオンチップ熱ばらつきの解析と対策	フロアプランにおけるオンチップ熱ばらつきの解析と対策		DA シンポジウム, 133-138	DA シンポジウム, 133-138	, 133-138	2004/07		日本語		公開
黒川敦, 佐藤高史, 金本俊幾	黒川敦, 佐藤高史, 金本俊幾		オンチップ・インダクタンスとは? --モデリングと抽出技術--	オンチップ・インダクタンスとは? --モデリングと抽出技術--		DA シンポジウム, 1-6	DA シンポジウム, 1-6	, 1-6	2003/07		日本語		公開
佐藤高史, 金本俊幾, 黒川敦	佐藤高史, 金本俊幾, 黒川敦		VLSI 設計・信号品質解析におけるインダクタンスの影響とその重要性	VLSI 設計・信号品質解析におけるインダクタンスの影響とその重要性		DA シンポジウム, 7-12	DA シンポジウム, 7-12	, 7-12	2003/07		日本語		公開
T. Kanamoto, T. Sato, A. Kurokawa, Y. Kawakami, H. Oka, T. Kitaura, H. Kobayashi, M. Hashimoto	T. Kanamoto, T. Sato, A. Kurokawa, Y. Kawakami, H. Oka, T. Kitaura, H. Kobayashi, M. Hashimoto	T. Kanamoto, T. Sato, A. Kurokawa, Y. Kawakami, H. Oka, T. Kitaura, H. Kobayashi, M. Hashimoto	A Statistical Methodology for Screening Inductance Dominated Interconnects in Timing Analysis	A Statistical Methodology for Screening Inductance Dominated Interconnects in Timing Analysis	A Statistical Methodology for Screening Inductance Dominated Interconnects in Timing Analysis	Information Processing Society of Japan, 44, 5, 1301-1310	Information Processing Society of Japan, 44, 5, 1301-1310	Information Processing Society of Japan, 44, 5, 1301-1310	2003/05	有	英語		公開
坂田和之, 佐藤高史, 横溝剛一	坂田和之, 佐藤高史, 横溝剛一		電源・グランド間容量が同時切替えノイズに与える影響の解析	電源・グランド間容量が同時切替えノイズに与える影響の解析		第17回回路とシステム(軽井沢)ワークショップ, 55-60	第17回回路とシステム(軽井沢)ワークショップ, 55-60	, 55-60	2003/04		日本語		公開
T. Sato, H. Masuda	T. Sato, H. Masuda	T. Sato, H. Masuda	Design and Measurement of an Inductance-oscillator for Analyzing Inductance Impact on On-chip Interconnect Delay	Design and Measurement of an Inductance-oscillator for Analyzing Inductance Impact on On-chip Interconnect Delay	Design and Measurement of an Inductance-oscillator for Analyzing Inductance Impact on On-chip Interconnect Delay	International Symposium on Quality Electronic Design (ISQED), 395-400	International Symposium on Quality Electronic Design (ISQED), 395-400	International Symposium on Quality Electronic Design (ISQED), 395-400	2003/03	有	英語		公開
A. Kurokawa, T. Sato, H. Masuda	A. Kurokawa, T. Sato, H. Masuda	A. Kurokawa, T. Sato, H. Masuda	Approximate Formulae Approach for Efficient Inductance Extraction	Approximate Formulae Approach for Efficient Inductance Extraction	Approximate Formulae Approach for Efficient Inductance Extraction	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 143-148	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 143-148	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 143-148	2003/01	有	英語		公開
T. Sato, T. Kanamoto, A. Kurokawa, Y. Kawakami, H. Oka, T. Kitaura, H. Kobayashi, M. Hashimoto	T. Sato, T. Kanamoto, A. Kurokawa, Y. Kawakami, H. Oka, T. Kitaura, H. Kobayashi, M. Hashimoto	T. Sato, T. Kanamoto, A. Kurokawa, Y. Kawakami, H. Oka, T. Kitaura, H. Kobayashi, M. Hashimoto	Accurate Prediction of the Impact of On-chip Inductance on Interconnect Delay Using Electrical and Physical Parameter-based RSF	Accurate Prediction of the Impact of On-chip Inductance on Interconnect Delay Using Electrical and Physical Parameter-based RSF	Accurate Prediction of the Impact of On-chip Inductance on Interconnect Delay Using Electrical and Physical Parameter-based RSF	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 149-155	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 149-155	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 149-155	2003/01	有	英語		公開
佐藤高史, 金本俊幾, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 池内敦彦, 小林宏之, 橋本昌宜	佐藤高史, 金本俊幾, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 池内敦彦, 小林宏之, 橋本昌宜		インダクタンスに起因する配線遅延変動の統計的予測手法	インダクタンスに起因する配線遅延変動の統計的予測手法		電子情報通信学会ソサイエティ大会チュートリアル講演, 247-248	電子情報通信学会ソサイエティ大会チュートリアル講演, 247-248	, 247-248	2002/09		日本語		公開
金本俊幾, 佐藤高史, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 池内敦彦, 小林宏之, 橋本昌宜	金本俊幾, 佐藤高史, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 池内敦彦, 小林宏之, 橋本昌宜		0.1-um級 LSI の遅延計算における寄生インダクタンスを考慮すべき配線の統計的選別手法	0.1-um級 LSI の遅延計算における寄生インダクタンスを考慮すべき配線の統計的選別手法		DA シンポジウム, 149-154	DA シンポジウム, 149-154	, 149-154	2002/07		日本語		公開
蜂屋孝太郎, 黒川敦, 佐藤高史, 南文裕, 増田弘生	蜂屋孝太郎, 黒川敦, 佐藤高史, 南文裕, 増田弘生		動的電源ノイズ解析のための電源グリッドモデル抽出	動的電源ノイズ解析のための電源グリッドモデル抽出		DAシンポジウム, 193-198	DAシンポジウム, 193-198	, 193-198	2002/07		日本語		公開
黒川敦, 蜂屋孝太郎, 佐藤高史, 徳升一也, 増田弘生	黒川敦, 蜂屋孝太郎, 佐藤高史, 徳升一也, 増田弘生		斜め配線を含む VLSIの高速オンチップ・インダクタンス解析	斜め配線を含む VLSIの高速オンチップ・インダクタンス解析		第15回回路とシステム(軽井沢)ワークショップ, 487-492	第15回回路とシステム(軽井沢)ワークショップ, 487-492	, 487-492	2002/04	有	日本語		公開
佐藤高史, 金本俊幾, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 池内敦彦, 小林宏之, 橋本昌宜	佐藤高史, 金本俊幾, 黒川敦, 川上善之, 岡宏規, 北浦智靖, 池内敦彦, 小林宏之, 橋本昌宜		インダクタンスが配線遅延に及ぼす影響の定量的評価方法	インダクタンスが配線遅延に及ぼす影響の定量的評価方法		第15回回路とシステム(軽井沢)ワークショップ, 493-498	第15回回路とシステム(軽井沢)ワークショップ, 493-498	, 493-498	2002/04	有	日本語		公開
馬淵雄一, 諏訪元大, 中村篤, 福本英士, 白井優之, 林亨, 横溝剛一, 佐藤高史, 大竹成典, 坂田和之	馬淵雄一, 諏訪元大, 中村篤, 福本英士, 白井優之, 林亨, 横溝剛一, 佐藤高史, 大竹成典, 坂田和之		有限要素法と回路解析の連成解析による同時切替えノイズの評価	有限要素法と回路解析の連成解析による同時切替えノイズの評価		第14回エレクトロニクス実装学会全国大会, 19B-12	第14回エレクトロニクス実装学会全国大会, 19B-12	, 19B-12	2002/03		日本語		公開
K. Agarwal, Y. Cao, T. Sato, D. Sylvester, C. Hu	K. Agarwal, Y. Cao, T. Sato, D. Sylvester, C. Hu	K. Agarwal, Y. Cao, T. Sato, D. Sylvester, C. Hu	Efficient Generation of Delay Change Curves for Noise-aware Static Timing Analysis	Efficient Generation of Delay Change Curves for Noise-aware Static Timing Analysis	Efficient Generation of Delay Change Curves for Noise-aware Static Timing Analysis	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 77-84	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 77-84	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC), 77-84	2002/01	有	英語		公開
Y. Cao, T. Sato, X. Huang, C. Hu, D. Sylvester	Y. Cao, T. Sato, X. Huang, C. Hu, D. Sylvester	Y. Cao, T. Sato, X. Huang, C. Hu, D. Sylvester	New Approaches to Noise-aware Static Timing Analysis	New Approaches to Noise-aware Static Timing Analysis	New Approaches to Noise-aware Static Timing Analysis	ACM/IEEE International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 8-12	ACM/IEEE International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 8-12	ACM/IEEE International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU), 8-12	2000/12	有	英語		公開
T. Sato, Y. Cao, D. Sylvester, C. Hu	T. Sato, Y. Cao, D. Sylvester, C. Hu	T. Sato, Y. Cao, D. Sylvester, C. Hu	Characterization of Interconnect Coupling Noise Using In-situ Delay-change Curve Measurements	Characterization of Interconnect Coupling Noise Using In-situ Delay-change Curve Measurements	Characterization of Interconnect Coupling Noise Using In-situ Delay-change Curve Measurements	13th IEEE International ASIC/SOC Conference, 321-325	13th IEEE International ASIC/SOC Conference, 321-325	13th IEEE International ASIC/SOC Conference, 321-325	2000/09	有	英語		公開
Takashi Sato, Yu Cao, Dennis Sylvester, Chenming Hu	Takashi Sato, Yu Cao, Dennis Sylvester, Chenming Hu		クロストークノイズによる配線遅延の変動とノイズ波形のモデル化に関する検討	クロストークノイズによる配線遅延の変動とノイズ波形のモデル化に関する検討		信学技報, VLD00-49, 7-16	信学技報, VLD00-49, 7-16	, VLD00-49, 7-16	2000/09		日本語		公開
大竹成典, 馬淵雄一, 林亨, 佐藤高史, 横溝剛一, 白川真司, 福本英士, 中村篤	大竹成典, 馬淵雄一, 林亨, 佐藤高史, 横溝剛一, 白川真司, 福本英士, 中村篤		プリント回路基板の高周波電流解析用 LSI モデリング手法の検討	プリント回路基板の高周波電流解析用 LSI モデリング手法の検討		信学技報, EMCJ2000-34, 43-48	信学技報, EMCJ2000-34, 43-48	, EMCJ2000-34, 43-48	2000/07		日本語		公開
Y. Cao, T. Sato, M. Orshansky, D. Sylvester, C. Hu	Y. Cao, T. Sato, M. Orshansky, D. Sylvester, C. Hu	Y. Cao, T. Sato, M. Orshansky, D. Sylvester, C. Hu	New Paradigm of Predictive CMOS Modeling for Early Circuit Simulation	New Paradigm of Predictive CMOS Modeling for Early Circuit Simulation	New Paradigm of Predictive CMOS Modeling for Early Circuit Simulation	IEEE Custom Integrated Circuits Conference (CICC), 201-204	IEEE Custom Integrated Circuits Conference (CICC), 201-204	IEEE Custom Integrated Circuits Conference (CICC), 201-204	2000/05	有	英語		公開
T. Sato, Y. Nishio, T. Sugano, Y. Nakagome	T. Sato, Y. Nishio, T. Sugano, Y. Nakagome	T. Sato, Y. Nishio, T. Sugano, Y. Nakagome	A 5 GBytes/s Data Transfer Scheme With Bit-to-bit Skew Control for Synchronous DRAM	A 5 GBytes/s Data Transfer Scheme With Bit-to-bit Skew Control for Synchronous DRAM	A 5 GBytes/s Data Transfer Scheme With Bit-to-bit Skew Control for Synchronous DRAM	International Symposium on VLSI Circuits, 64-65	International Symposium on VLSI Circuits, 64-65	International Symposium on VLSI Circuits, 64-65	1998/06	有	英語		公開
佐藤高史, 西尾洋二, 管野利夫, 中込儀延	佐藤高史, 西尾洋二, 管野利夫, 中込儀延		ビット間スキュー制御を有するシンクロナス DRAM の 5 GByte/s データ伝送技術	ビット間スキュー制御を有するシンクロナス DRAM の 5 GByte/s データ伝送技術		信学技報, ED98-67, 31-36	信学技報, ED98-67, 31-36	, ED98-67, 31-36	1998/06		日本語		公開
佐藤高史, 見山見可子, 横溝剛一, 仁保宏二郎	佐藤高史, 見山見可子, 横溝剛一, 仁保宏二郎		A practical row interchanging algorithm for hierarchically constructed circuit matrices using modified modal analysis	A practical row interchanging algorithm for hierarchically constructed circuit matrices using modified modal analysis		信学技報, VLD97-107, 69-77	信学技報, VLD97-107, 69-77	, VLD97-107, 69-77	1997/12		日本語		公開
見山美可子, 佐藤高史, 北城三郎, 仁保宏二郎	見山美可子, 佐藤高史, 北城三郎, 仁保宏二郎		メモリ回路を用いた回路分割型回路シミュレーションの評価	メモリ回路を用いた回路分割型回路シミュレーションの評価		信学技報, VLD96-259, 61-68	信学技報, VLD96-259, 61-68	, VLD96-259, 61-68	1996/04		日本語		公開
佐藤高史, 信澤理子, 見山美可子, 横溝剛一	佐藤高史, 信澤理子, 見山美可子, 横溝剛一		機能関数を用いたアナログ/デジタル混在回路機能検証高速化手法の一検討	機能関数を用いたアナログ/デジタル混在回路機能検証高速化手法の一検討		電子情報通信学会総合大会, A-119	電子情報通信学会総合大会, A-119	, A-119	1994/03		日本語		公開
<< < > >> 表示タイトル言語:

講演・口頭発表等

タイトル	タイトル(日本語)	タイトル(英語)	会議名	会議名(日本語)	会議名(英語)	発表年月日	記述言語	公開
ランダムテレグラフノイズを用いたチップ識別手法の一検討	ランダムテレグラフノイズを用いたチップ識別手法の一検討		電子情報通信学会ソサイエティ大会	電子情報通信学会ソサイエティ大会		2014/09	日本語	公開
フリップフロップの最小動作電圧計測のためのFPGAを用いた自動設計環境の構築	フリップフロップの最小動作電圧計測のためのFPGAを用いた自動設計環境の構築		第40回パルテノン研究会	第40回パルテノン研究会		2014/09	日本語	公開
粗粒度再構成可能アーキテクチャ向けの省メモリな耐ソフトエラー時間多重化手法	粗粒度再構成可能アーキテクチャ向けの省メモリな耐ソフトエラー時間多重化手法		第40回パルテノン研究会	第40回パルテノン研究会		2014/09	日本語	公開
An Experimental Study on Interdigital Capacitance Sensor for Detecting Heart Rate	An Experimental Study on Interdigital Capacitance Sensor for Detecting Heart Rate	An Experimental Study on Interdigital Capacitance Sensor for Detecting Heart Rate	Workshop on Circuits and Systems	Workshop on Circuits and Systems	Workshop on Circuits and Systems	2014/08	英語	公開
高次元回路歩留まり解析高速化のための最急降下法を用いた不良領域探索	高次元回路歩留まり解析高速化のための最急降下法を用いた不良領域探索		回路とシステムワークショップ	回路とシステムワークショップ		2014/08	日本語	公開
A Low Cost Capacitor Approach for Suppressing Resonance in Power Distribution Networks	A Low Cost Capacitor Approach for Suppressing Resonance in Power Distribution Networks	A Low Cost Capacitor Approach for Suppressing Resonance in Power Distribution Networks	International Symposium on Electromagnetic Compatibility, Tokyo (EMC Tokyo)	International Symposium on Electromagnetic Compatibility, Tokyo (EMC Tokyo)	International Symposium on Electromagnetic Compatibility, Tokyo (EMC Tokyo)	2014/05	英語	公開
ランダムウォーク電源網解析の高速化に向けた節点解析順序の検討	ランダムウォーク電源網解析の高速化に向けた節点解析順序の検討		情報処理学会SLDM研究会	情報処理学会SLDM研究会		2014/05	日本語	公開
低電圧起動回路を用いた省電力チップ間非接触通信回路	低電圧起動回路を用いた省電力チップ間非接触通信回路		情報処理学会SLDM研究会	情報処理学会SLDM研究会		2014/05	日本語	公開
Experimental Validation of Minimum Operating Voltage Estimation for Low Supply Voltage Circuits	Experimental Validation of Minimum Operating Voltage Estimation for Low Supply Voltage Circuits	Experimental Validation of Minimum Operating Voltage Estimation for Low Supply Voltage Circuits	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	2014/03	英語	公開
最大動作周波数テストの枠組みを用いたデバイスパラメータ推定手法	最大動作周波数テストの枠組みを用いたデバイスパラメータ推定手法		電子情報通信学会ディペンダブルコンピューティング研究会	電子情報通信学会ディペンダブルコンピューティング研究会		2014/02	日本語	公開
3端子コンデンサにおける周波数特性の有理関数近似と等価回路表現	3端子コンデンサにおける周波数特性の有理関数近似と等価回路表現		電子情報通信学会EMCJ研究会	電子情報通信学会EMCJ研究会		2014/01	日本語	公開
Time Dependent Degradation (Invited)[招待あり]	Time Dependent Degradation (Invited) [招待あり]	Time Dependent Degradation (Invited) [招待あり]	The Journal of Reliability Engineering Association of Japan	The Journal of Reliability Engineering Association of Japan	The Journal of Reliability Engineering Association of Japan	2013/12	英語	公開
Statistical Observation of NBTI and PBTI Degradations	Statistical Observation of NBTI and PBTI Degradations	Statistical Observation of NBTI and PBTI Degradations	Workshop on variability modeling and characterization (VMC)	Workshop on variability modeling and characterization (VMC)	Workshop on variability modeling and characterization (VMC)	2013/11	英語	公開
A Device Array for Flexible BTI Characterization (Invited Talk)	A Device Array for Flexible BTI Characterization (Invited Talk)	A Device Array for Flexible BTI Characterization (Invited Talk)	Workshop on variability modeling and characterization (VMC)	Workshop on variability modeling and characterization (VMC)	Workshop on variability modeling and characterization (VMC)	2013/11	英語	公開
Place-and-route Algorithms for a Reliability-oriented Coarse-grained Reconfigurable Architecture Using Time Redundancy	Place-and-route Algorithms for a Reliability-oriented Coarse-grained Reconfigurable Architecture Using Time Redundancy	Place-and-route Algorithms for a Reliability-oriented Coarse-grained Reconfigurable Architecture Using Time Redundancy	The 18th workshop on synthesis and system integration of mixed information technologies (SASIMI)	The 18th workshop on synthesis and system integration of mixed information technologies (SASIMI)	The 18th workshop on synthesis and system integration of mixed information technologies (SASIMI)	2013/10	英語	公開
Statistical Simulation Methods for Analyzing Performance of Low Supply Voltage Circuits (Invited)[招待あり]	Statistical Simulation Methods for Analyzing Performance of Low Supply Voltage Circuits (Invited) [招待あり]	Statistical Simulation Methods for Analyzing Performance of Low Supply Voltage Circuits (Invited) [招待あり]	The IEEE 10th International Conference on ASIC (ASICON)	The IEEE 10th International Conference on ASIC (ASICON)	The IEEE 10th International Conference on ASIC (ASICON)	2013/09	英語	公開
TV最適化を用いた可変レート圧縮センシング	TV最適化を用いた可変レート圧縮センシング		電子情報通信学会ソサイエティ大会(於福岡工業大学)	電子情報通信学会ソサイエティ大会(於福岡工業大学)		2013/09	日本語	公開
トランジスタアレイを用いたBTI劣化の統計的観測	トランジスタアレイを用いたBTI劣化の統計的観測		DA シンポジウム	DA シンポジウム		2013/08	日本語	公開
3996トランジスタにおけるNBTI劣化の統計的ばらつき	3996トランジスタにおけるNBTI劣化の統計的ばらつき		DA シンポジウム	DA シンポジウム		2013/08	日本語	公開
低電源電圧におけるフリップフロップの故障モードの解析	低電源電圧におけるフリップフロップの故障モードの解析		電子情報通信学会ICD研究会	電子情報通信学会ICD研究会		2013/07	日本語	公開
SRAM 回路解析における最小ノルム不良サンプルと歩留りの関係	SRAM 回路解析における最小ノルム不良サンプルと歩留りの関係		回路とシステムワークショップ	回路とシステムワークショップ		2013/07	日本語	公開
画像の圧縮センシングにおける圧縮率の適応的変更手法	画像の圧縮センシングにおける圧縮率の適応的変更手法		回路とシステムワークショップ	回路とシステムワークショップ		2013/07	日本語	公開
準ゼロ分散推定と誤差平滑化処理を併用するランダムウォーク電源網解析	準ゼロ分散推定と誤差平滑化処理を併用するランダムウォーク電源網解析		回路とシステムワークショップ	回路とシステムワークショップ		2013/07	日本語	公開
Histogram Propagation Based Statistical Timing Analysis Using Dependent Node Selection	Histogram Propagation Based Statistical Timing Analysis Using Dependent Node Selection	Histogram Propagation Based Statistical Timing Analysis Using Dependent Node Selection	The 28th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)	The 28th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)	The 28th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)	2013/06	英語	公開
Architecture for Sealed Wafer-scale Mask ROM for Long-term Digital Data Preservation	Architecture for Sealed Wafer-scale Mask ROM for Long-term Digital Data Preservation	Architecture for Sealed Wafer-scale Mask ROM for Long-term Digital Data Preservation	The 28th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)	The 28th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)	The 28th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)	2013/06	英語	公開
Fast and Memory-efficient GPU Implementations of Krylov Subspace Methods for Efficient Power Grid Analysis	Fast and Memory-efficient GPU Implementations of Krylov Subspace Methods for Efficient Power Grid Analysis	Fast and Memory-efficient GPU Implementations of Krylov Subspace Methods for Efficient Power Grid Analysis	ACM Great Lakes Symposium on VLSI (GLSVLSI)	ACM Great Lakes Symposium on VLSI (GLSVLSI)	ACM Great Lakes Symposium on VLSI (GLSVLSI)	2013/05	英語	公開
Logarithmic Modeling of BTI Under Dynamic Circuit Operations: Static, Dynamic and Long-term Prediction	Logarithmic Modeling of BTI Under Dynamic Circuit Operations: Static, Dynamic and Long-term Prediction	Logarithmic Modeling of BTI Under Dynamic Circuit Operations: Static, Dynamic and Long-term Prediction	IEEE International Reliability Physics Symposium (IRPS)	IEEE International Reliability Physics Symposium (IRPS)	IEEE International Reliability Physics Symposium (IRPS)	2013/04	英語	公開
Multi-trap RTN Parameter Extraction Based on Bayesian Inference	Multi-trap RTN Parameter Extraction Based on Bayesian Inference	Multi-trap RTN Parameter Extraction Based on Bayesian Inference	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	2013/03	英語	公開
High-speed DFG-level SEU Vulnerability Analysis for Applying Selective TMR to Resource-constrained CGRA	High-speed DFG-level SEU Vulnerability Analysis for Applying Selective TMR to Resource-constrained CGRA	High-speed DFG-level SEU Vulnerability Analysis for Applying Selective TMR to Resource-constrained CGRA	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	2013/03	英語	公開
[Memorial Lecture] an Adaptive Current-threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation	[Memorial Lecture] an Adaptive Current-threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation	[Memorial Lecture] an Adaptive Current-threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation	IEICE Technical Report	IEICE Technical Report	IEICE Technical Report	2013/03	英語	公開
Evaluation of Dependent Node Selection of Histogram Propagation Based Statistical Timing Analysis	Evaluation of Dependent Node Selection of Histogram Propagation Based Statistical Timing Analysis	Evaluation of Dependent Node Selection of Histogram Propagation Based Statistical Timing Analysis	IEICE general conference	IEICE general conference	IEICE general conference	2013/03	英語	公開
Hot-swapping Architecture With Back-biased Testing for Mitigation of Permanent Faults in Functional Unit Array	Hot-swapping Architecture With Back-biased Testing for Mitigation of Permanent Faults in Functional Unit Array	Hot-swapping Architecture With Back-biased Testing for Mitigation of Permanent Faults in Functional Unit Array	Design, Automation and Test in Europe (DATE)	Design, Automation and Test in Europe (DATE)	Design, Automation and Test in Europe (DATE)	2013/03	英語	公開
A Cost-effective Selective TMR for Heterogeneous Coarse-grained Reconfigurable Architectures Based on DFG-level Vulnerability Analysis	A Cost-effective Selective TMR for Heterogeneous Coarse-grained Reconfigurable Architectures Based on DFG-level Vulnerability Analysis	A Cost-effective Selective TMR for Heterogeneous Coarse-grained Reconfigurable Architectures Based on DFG-level Vulnerability Analysis	Design, Automation and Test in Europe (DATE)	Design, Automation and Test in Europe (DATE)	Design, Automation and Test in Europe (DATE)	2013/03	英語	公開
オンラインテストを指向したIDDQ電流しきい値決定手法の検討	オンラインテストを指向したIDDQ電流しきい値決定手法の検討		電子情報通信学会VLSI設計技術研究会	電子情報通信学会VLSI設計技術研究会		2013/03	日本語	公開
空間周波数領域インピーダンス行列を用いたマルチポートLSIモデルの検討	空間周波数領域インピーダンス行列を用いたマルチポートLSIモデルの検討		電子情報通信学会EMCJ研究会	電子情報通信学会EMCJ研究会		2013/03	日本語	公開
回路構造の異なるラッチの消費エネルギーの比較	回路構造の異なるラッチの消費エネルギーの比較		電子情報通信学会総合大会(於岐阜大学) 基礎・境界講演論文集	電子情報通信学会総合大会(於岐阜大学) 基礎・境界講演論文集		2013/03	日本語	公開
ランダムウォーク線形回路解析のスレッド並列化における電圧源化排他制御の検討	ランダムウォーク線形回路解析のスレッド並列化における電圧源化排他制御の検討		電子情報通信学会総合大会(於岐阜大学) 基礎・境界講演論文集	電子情報通信学会総合大会(於岐阜大学) 基礎・境界講演論文集		2013/03	日本語	公開
Realization of Frequency-domain Circuit Analysis Through Random Walk	Realization of Frequency-domain Circuit Analysis Through Random Walk	Realization of Frequency-domain Circuit Analysis Through Random Walk	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	2013/01	英語	公開
An Adaptive Current-threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation	An Adaptive Current-threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation	An Adaptive Current-threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	2013/01	英語	公開
チップ試作による最小動作電圧予測手法の評価	チップ試作による最小動作電圧予測手法の評価		電子情報通信学会ICD研究会	電子情報通信学会ICD研究会		2012/12	日本語	公開
Adaptive Current-threshold Determination for Accurate IDDQ Testing	Adaptive Current-threshold Determination for Accurate IDDQ Testing	Adaptive Current-threshold Determination for Accurate IDDQ Testing	Workshop on variability modeling and characterization (VMC)	Workshop on variability modeling and characterization (VMC)	Workshop on variability modeling and characterization (VMC)	2012/11	英語	公開
Accurate I/O Buffer Impedance Self-adjustment Using Vth and Temperature Sensors	Accurate I/O Buffer Impedance Self-adjustment Using Vth and Temperature Sensors	Accurate I/O Buffer Impedance Self-adjustment Using Vth and Temperature Sensors	Design gaia, SLDM society conference	Design gaia, SLDM society conference	Design gaia, SLDM society conference	2012/11	英語	公開
The Odd Couple: Antiresonance Control by Two Capacitors of Unequal Series Resistances	The Odd Couple: Antiresonance Control by Two Capacitors of Unequal Series Resistances	The Odd Couple: Antiresonance Control by Two Capacitors of Unequal Series Resistances	The 21st conference on electrical performance of electronic packaging and systems (EPEPS)	The 21st conference on electrical performance of electronic packaging and systems (EPEPS)	The 21st conference on electrical performance of electronic packaging and systems (EPEPS)	2012/10	英語	公開
Statistical Aging Under Dynamic Voltage Scaling: A Logarithmic Model Approach	Statistical Aging Under Dynamic Voltage Scaling: A Logarithmic Model Approach	Statistical Aging Under Dynamic Voltage Scaling: A Logarithmic Model Approach	IEEE Custom Integrated Circuits Conference (CICC)	IEEE Custom Integrated Circuits Conference (CICC)	IEEE Custom Integrated Circuits Conference (CICC)	2012/09	英語	公開
回路の最小動作電圧改善とその予測精度向上の一検討	回路の最小動作電圧改善とその予測精度向上の一検討		回路とシステムワークショップ	回路とシステムワークショップ		2012/08	日本語	公開
クリロフ部分空間法を用いた電源回路網解析の GPU 実装による高速化	クリロフ部分空間法を用いた電源回路網解析の GPU 実装による高速化		回路とシステムワークショップ	回路とシステムワークショップ		2012/08	日本語	公開
情報量規準を用いる RTN モデルパラメータ推定の自動化	情報量規準を用いる RTN モデルパラメータ推定の自動化		DA シンポジウム	DA シンポジウム		2012/08	日本語	公開
微細CMOSタイミング設計の新しいコーナー削減手法	微細CMOSタイミング設計の新しいコーナー削減手法		DA シンポジウム	DA シンポジウム		2012/08	日本語	公開
微細プロセス(22nm世代)における配線コーナー削減手法の検討	微細プロセス(22nm世代)における配線コーナー削減手法の検討		DA シンポジウム	DA シンポジウム		2012/08	日本語	公開
Physics Matters: Statistical Aging Prediction Under Trapping/detrapping	Physics Matters: Statistical Aging Prediction Under Trapping/detrapping	Physics Matters: Statistical Aging Prediction Under Trapping/detrapping	ACM/IEEE Design Automation Conference (DAC)	ACM/IEEE Design Automation Conference (DAC)	ACM/IEEE Design Automation Conference (DAC)	2012/06	英語	公開
Aging Statistics Based on Trapping/detrapping: Silicon Evidence, Modeling and Long-term Prediction	Aging Statistics Based on Trapping/detrapping: Silicon Evidence, Modeling and Long-term Prediction	Aging Statistics Based on Trapping/detrapping: Silicon Evidence, Modeling and Long-term Prediction	IEEE International Reliability Physics Symposium (IRPS)	IEEE International Reliability Physics Symposium (IRPS)	IEEE International Reliability Physics Symposium (IRPS)	2012/04	英語	公開
A Bayesian-based Process Parameter Estimation Using IDDQ Current Signature	A Bayesian-based Process Parameter Estimation Using IDDQ Current Signature	A Bayesian-based Process Parameter Estimation Using IDDQ Current Signature	IEEE VLSI Test Symposium (VTS)	IEEE VLSI Test Symposium (VTS)	IEEE VLSI Test Symposium (VTS)	2012/04	英語	公開
Hardware Architecture for Accelerating Monte Carlo Based SSTA Using Generalized STA Processing Element	Hardware Architecture for Accelerating Monte Carlo Based SSTA Using Generalized STA Processing Element	Hardware Architecture for Accelerating Monte Carlo Based SSTA Using Generalized STA Processing Element	The 17th workshop on synthesis and system integration of mixed information technologies (SASIMI)	The 17th workshop on synthesis and system integration of mixed information technologies (SASIMI)	The 17th workshop on synthesis and system integration of mixed information technologies (SASIMI)	2012/03	英語	公開
GPU Acceleration of Cycle-based Soft-error Simulation for Reconfigurable Array Architectures	GPU Acceleration of Cycle-based Soft-error Simulation for Reconfigurable Array Architectures	GPU Acceleration of Cycle-based Soft-error Simulation for Reconfigurable Array Architectures	The 17th workshop on synthesis and system integration of mixed information technologies (SASIMI)	The 17th workshop on synthesis and system integration of mixed information technologies (SASIMI)	The 17th workshop on synthesis and system integration of mixed information technologies (SASIMI)	2012/03	英語	公開
Statistical Observations of NBTI-induced Threshold Voltage Shifts on Small Channel-area Devices	Statistical Observations of NBTI-induced Threshold Voltage Shifts on Small Channel-area Devices	Statistical Observations of NBTI-induced Threshold Voltage Shifts on Small Channel-area Devices	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	2012/03	英語	公開
IDDQ 電流による大域プロセスばらつきの推定手法	IDDQ 電流による大域プロセスばらつきの推定手法		信学技報 VLSI設計技術研究会	信学技報 VLSI設計技術研究会		2012/03	日本語	公開
低ESRと高ESRコンデンサの組み合わせ使用による電源インピーダンスの低減手法	低ESRと高ESRコンデンサの組み合わせ使用による電源インピーダンスの低減手法		エレクトロニクス実装学会全国大会	エレクトロニクス実装学会全国大会		2012/03	日本語	公開
プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み	プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み		信学技報ディペンダブルコンピューティング研究会	信学技報ディペンダブルコンピューティング研究会		2012/02	日本語	公開
Acceleration Scheme for Monte Carlo Based SSTA Using Generalized STA Processing Element	Acceleration Scheme for Monte Carlo Based SSTA Using Generalized STA Processing Element	Acceleration Scheme for Monte Carlo Based SSTA Using Generalized STA Processing Element	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)	2012/01	英語	公開
Getting the Most Out of IDDQ Testing	Getting the Most Out of IDDQ Testing	Getting the Most Out of IDDQ Testing	Workshop on variability modeling and characterization (VMC)	Workshop on variability modeling and characterization (VMC)	Workshop on variability modeling and characterization (VMC)	2011/11	英語	公開
Statistical Aging Prediction and Characterization Using Trapping/detrapping Based NBTI Models	Statistical Aging Prediction and Characterization Using Trapping/detrapping Based NBTI Models	Statistical Aging Prediction and Characterization Using Trapping/detrapping Based NBTI Models	Workshop on variability modeling and characterization (VMC)	Workshop on variability modeling and characterization (VMC)	Workshop on variability modeling and characterization (VMC)	2011/11	英語	公開
ランダムテレグラフノイズモデル化のためのパラメータ推定法の検討	ランダムテレグラフノイズモデル化のためのパラメータ推定法の検討		デザインガイア情報処理学会 SLDM研究会	デザインガイア情報処理学会 SLDM研究会		2011/11	日本語	公開
ゼロ分散推定重点的サンプリングを用いたランダムウォークによる過渡解析	ゼロ分散推定重点的サンプリングを用いたランダムウォークによる過渡解析		デザインガイア情報処理学会 SLDM研究会	デザインガイア情報処理学会 SLDM研究会		2011/11	日本語	公開
ブロック反復法を用いた電源回路網解析の高速化	ブロック反復法を用いた電源回路網解析の高速化		デザインガイア情報処理学会 SLDM研究会	デザインガイア情報処理学会 SLDM研究会		2011/11	日本語	公開
A Device Array for Efficient Bias-temperature Instability Measurements	A Device Array for Efficient Bias-temperature Instability Measurements	A Device Array for Efficient Bias-temperature Instability Measurements	Solid-State Device Research Conference (ESSDERC)	Solid-State Device Research Conference (ESSDERC)	Solid-State Device Research Conference (ESSDERC)	2011/09	英語	公開
A Design Strategy for Sub-threshold Circuits Considering Energy-minimization and Yield-maximization	A Design Strategy for Sub-threshold Circuits Considering Energy-minimization and Yield-maximization	A Design Strategy for Sub-threshold Circuits Considering Energy-minimization and Yield-maximization	IEEE International SOC Conference (SOCC)	IEEE International SOC Conference (SOCC)	IEEE International SOC Conference (SOCC)	2011/09	英語	公開
A Sensor-based Self-adjustment Approach for Controlling I/O Buffer Impedance	A Sensor-based Self-adjustment Approach for Controlling I/O Buffer Impedance	A Sensor-based Self-adjustment Approach for Controlling I/O Buffer Impedance	IEICE society conference	IEICE society conference	IEICE society conference	2011/09	英語	公開
EM法によるMOSデバイス界面状態数の自動推定	EM法によるMOSデバイス界面状態数の自動推定		電子情報通信学会ソサイエティ大会	電子情報通信学会ソサイエティ大会		2011/09	日本語	公開
ヤコビ法を用いた電源回路網解析の GPU 実装	ヤコビ法を用いた電源回路網解析の GPU 実装		電子情報通信学会ソサイエティ大会	電子情報通信学会ソサイエティ大会		2011/09	日本語	公開
エネルギー最小化と動作保証を考慮したサブスレッショルド回路の設計指針の検討	エネルギー最小化と動作保証を考慮したサブスレッショルド回路の設計指針の検討		回路とシステムワークショップ	回路とシステムワークショップ		2011/08	日本語	公開
複数不良領域を持つ回路歩留まり解析のための逐次重点的サンプリング法	複数不良領域を持つ回路歩留まり解析のための逐次重点的サンプリング法		DA シンポジウム	DA シンポジウム		2011/08	日本語	公開
配線資源の信頼性モデルを用いた粗粒度再構成可能アーキテクチャ向け選択的三重化の最適化手法	配線資源の信頼性モデルを用いた粗粒度再構成可能アーキテクチャ向け選択的三重化の最適化手法		DA シンポジウム	DA シンポジウム		2011/08	日本語	公開
CMOSドライバ回路遅延のNBTI劣化ばらつき特性解析	CMOSドライバ回路遅延のNBTI劣化ばらつき特性解析		DA シンポジウム	DA シンポジウム		2011/08	日本語	公開
A Stress-parallelized Device Array for Efficient Bias-temperature Stability Measurement	A Stress-parallelized Device Array for Efficient Bias-temperature Stability Measurement	A Stress-parallelized Device Array for Efficient Bias-temperature Stability Measurement	The 5th IEEE International Workshop on Design for Manufacturability & Yield (DFM&Y)	The 5th IEEE International Workshop on Design for Manufacturability & Yield (DFM&Y)	The 5th IEEE International Workshop on Design for Manufacturability & Yield (DFM&Y)	2011/06	英語	公開
Acceleration of Random-walk-based Linear Circuit Analysis Using Importance Sampling	Acceleration of Random-walk-based Linear Circuit Analysis Using Importance Sampling	Acceleration of Random-walk-based Linear Circuit Analysis Using Importance Sampling	ACM Great Lakes Symposium on VLSI (GLSVLSI)	ACM Great Lakes Symposium on VLSI (GLSVLSI)	ACM Great Lakes Symposium on VLSI (GLSVLSI)	2011/05	英語	公開
A Fully Pipelined Implementation of Monte Carlo Based SSTA on FPGAs	A Fully Pipelined Implementation of Monte Carlo Based SSTA on FPGAs	A Fully Pipelined Implementation of Monte Carlo Based SSTA on FPGAs	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	2011/03	英語	公開
混合正規分布による重点的サンプリングの高次元ばらつき解析への適用	混合正規分布による重点的サンプリングの高次元ばらつき解析への適用		情報処理学会第148回システムLSI設計技術研究会	情報処理学会第148回システムLSI設計技術研究会		2011/03	日本語	公開
Sequential Importance Sampling for Low-probability and High-dimensional SRAM Yield Analysis	Sequential Importance Sampling for Low-probability and High-dimensional SRAM Yield Analysis	Sequential Importance Sampling for Low-probability and High-dimensional SRAM Yield Analysis	IEEE/ACM International Conference on Computer-Aided Design (ICCAD)	IEEE/ACM International Conference on Computer-Aided Design (ICCAD)	IEEE/ACM International Conference on Computer-Aided Design (ICCAD)	2010/11	英語	公開
A Transistor-array for Parallel BTI-effects Measurements	A Transistor-array for Parallel BTI-effects Measurements	A Transistor-array for Parallel BTI-effects Measurements	Workshop on variability modeling and characterization (VMC)	Workshop on variability modeling and characterization (VMC)	Workshop on variability modeling and characterization (VMC)	2010/11	英語	公開
リングオシレータによるしきい値簡易測定の温度依存性の検討	リングオシレータによるしきい値簡易測定の温度依存性の検討		信学技報	信学技報		2010/09	日本語	公開
A Tool Chain for Generating SEU-vulnerability Map for Coarse-grained Reconfigurable Architecture	A Tool Chain for Generating SEU-vulnerability Map for Coarse-grained Reconfigurable Architecture	A Tool Chain for Generating SEU-vulnerability Map for Coarse-grained Reconfigurable Architecture	The 25th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)	The 25th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)	The 25th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)	2010/07	英語	公開
A Routing Architecture Exploration for Coarse-grained Reconfigurable Architecture With Automated SEU-tolerance Evaluation	A Routing Architecture Exploration for Coarse-grained Reconfigurable Architecture With Automated SEU-tolerance Evaluation	A Routing Architecture Exploration for Coarse-grained Reconfigurable Architecture With Automated SEU-tolerance Evaluation	IEEE International SOC Conference (SOCC)	IEEE International SOC Conference (SOCC)	IEEE International SOC Conference (SOCC)	2010/07	英語	公開
Application of Generalized Scattering Matrix for Prediction of Power Supply Noise	Application of Generalized Scattering Matrix for Prediction of Power Supply Noise	Application of Generalized Scattering Matrix for Prediction of Power Supply Noise	ACM/IEEE International Workshop on System Level Interconnect Prediction (SLIP)	ACM/IEEE International Workshop on System Level Interconnect Prediction (SLIP)	ACM/IEEE International Workshop on System Level Interconnect Prediction (SLIP)	2010/06	英語	公開
Decomposition of Drain-current Variation Into Gain-factor and Threshold Voltage Variations	Decomposition of Drain-current Variation Into Gain-factor and Threshold Voltage Variations	Decomposition of Drain-current Variation Into Gain-factor and Threshold Voltage Variations	IEEE International Symposium on Circuits and Systems (ISCAS)	IEEE International Symposium on Circuits and Systems (ISCAS)	IEEE International Symposium on Circuits and Systems (ISCAS)	2010/05	英語	公開
Small Delay and Area Overhead Process Parameter Estimation Through Path-delay Inequalities	Small Delay and Area Overhead Process Parameter Estimation Through Path-delay Inequalities	Small Delay and Area Overhead Process Parameter Estimation Through Path-delay Inequalities	IEEE International Symposium on Circuits and Systems (ISCAS)	IEEE International Symposium on Circuits and Systems (ISCAS)	IEEE International Symposium on Circuits and Systems (ISCAS)	2010/05	英語	公開
誤り伝播に着目した粗粒度再構成可能アーキテクチャ向け部分的三重化手法	誤り伝播に着目した粗粒度再構成可能アーキテクチャ向け部分的三重化手法		信学技報	信学技報		2010/05	日本語	公開
Path Clustering for Adaptive Test	Path Clustering for Adaptive Test	Path Clustering for Adaptive Test	IEEE VLSI Test Symposium (VTS)	IEEE VLSI Test Symposium (VTS)	IEEE VLSI Test Symposium (VTS)	2010/04	英語	公開
Sequential Importance Sampling for Low-probability and High-dimensional SRAM Yield Analysis	Sequential Importance Sampling for Low-probability and High-dimensional SRAM Yield Analysis	Sequential Importance Sampling for Low-probability and High-dimensional SRAM Yield Analysis	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)	ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)	2010/03	英語	公開
Robust Importance Sampling for Efficient SRAM Yield Analysis	Robust Importance Sampling for Efficient SRAM Yield Analysis	Robust Importance Sampling for Efficient SRAM Yield Analysis	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	2010/03	英語	公開
Linear Time Calculation of State-dependent Power Distribution Network Capacitance	Linear Time Calculation of State-dependent Power Distribution Network Capacitance	Linear Time Calculation of State-dependent Power Distribution Network Capacitance	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	2010/03	英語	公開
超球の一部を用いた歩留まり推定における不良領域の効率的探索手法	超球の一部を用いた歩留まり推定における不良領域の効率的探索手法		信学技報	信学技報		2010/03	日本語	公開
重点的サンプリングにおける平均値移動量の決定手法とそのSRAM歩留り解析への適用	重点的サンプリングにおける平均値移動量の決定手法とそのSRAM歩留り解析への適用		情報処理学会第142回システムLSI設計技術研究会	情報処理学会第142回システムLSI設計技術研究会		2009/12	日本語	公開
On-die Parameter Extraction from Path-delay Measurements	On-die Parameter Extraction from Path-delay Measurements	On-die Parameter Extraction from Path-delay Measurements	IEEE Asian solid-state circuit conference (ASSCC)	IEEE Asian solid-state circuit conference (ASSCC)	IEEE Asian solid-state circuit conference (ASSCC)	2009/11	英語	公開
セラミックコンデンサのモデル化とオンパッケージでの電源ノイズ対策	セラミックコンデンサのモデル化とオンパッケージでの電源ノイズ対策		シリコンRF研究会	シリコンRF研究会		2009/11	日本語	公開
An Adaptive Test for Parametric Faults Based on Statistical Timing Information	An Adaptive Test for Parametric Faults Based on Statistical Timing Information	An Adaptive Test for Parametric Faults Based on Statistical Timing Information	IEEE Asian Test Symposium (ATS)	IEEE Asian Test Symposium (ATS)	IEEE Asian Test Symposium (ATS)	2009/09	英語	公開
パス遅延測定によるチップ特性の推定手法	パス遅延測定によるチップ特性の推定手法		DA シンポジウム	DA シンポジウム		2009/08	日本語	公開
柔軟な信頼性を実現する再構成可能デバイスのための配置配線ツール	柔軟な信頼性を実現する再構成可能デバイスのための配置配線ツール		DA シンポジウム	DA シンポジウム		2009/08	日本語	公開
RTNを考慮した回路特性ばらつき解析方法の検討	RTNを考慮した回路特性ばらつき解析方法の検討		DA シンポジウム	DA シンポジウム		2009/08	日本語	公開
重点的サンプリングを用いたランダムウォークによる線形回路解析の高速化	重点的サンプリングを用いたランダムウォークによる線形回路解析の高速化		DA シンポジウム	DA シンポジウム		2009/08	日本語	公開
Bridging the Gap Between Laboratory Measurement and Simulation Model (Invited)[招待あり]	Bridging the Gap Between Laboratory Measurement and Simulation Model (Invited) [招待あり]	Bridging the Gap Between Laboratory Measurement and Simulation Model (Invited) [招待あり]	International Workshop on Emerging Circuits and Systems (IWECS)	International Workshop on Emerging Circuits and Systems (IWECS)	International Workshop on Emerging Circuits and Systems (IWECS)	2009/07	英語	公開
Two-dimensional Moment Method for Analyzing Current Distribution of a Ceramic Capacitor	Two-dimensional Moment Method for Analyzing Current Distribution of a Ceramic Capacitor	Two-dimensional Moment Method for Analyzing Current Distribution of a Ceramic Capacitor	International Symposium on Electromagnetic Compatibility (EMC Kyoto)	International Symposium on Electromagnetic Compatibility (EMC Kyoto)	International Symposium on Electromagnetic Compatibility (EMC Kyoto)	2009/07	英語	公開
Application of the EMI Decoupling Circuit Consisting of Two Capacitors and a Power Trace to Quad Flat Package (QFP) LSI	Application of the EMI Decoupling Circuit Consisting of Two Capacitors and a Power Trace to Quad Flat Package (QFP) LSI	Application of the EMI Decoupling Circuit Consisting of Two Capacitors and a Power Trace to Quad Flat Package (QFP) LSI	IEICE Transactions on Communications (Japanese Edition)	IEICE Transactions on Communications (Japanese Edition)	IEICE Transactions on Communications (Japanese Edition)	2009/05	英語	公開
SRAM回路の構造的対称性を考慮した2段階学習型重点的サンプリング	SRAM回路の構造的対称性を考慮した2段階学習型重点的サンプリング		信学技報	信学技報		2009/05	日本語	公開
S-parameter-based Modal Decomposition of Multiconductor Transmission Lines and Its Application to De-embedding	S-parameter-based Modal Decomposition of Multiconductor Transmission Lines and Its Application to De-embedding	S-parameter-based Modal Decomposition of Multiconductor Transmission Lines and Its Application to De-embedding	IEEE International Conference on Microelectronic Test Structures (ICMTS)	IEEE International Conference on Microelectronic Test Structures (ICMTS)	IEEE International Conference on Microelectronic Test Structures (ICMTS)	2009/03	英語	公開
電源ノイズ考慮統計的タイミング解析を用いたデカップリング容量割当手法	電源ノイズ考慮統計的タイミング解析を用いたデカップリング容量割当手法		信学技報o	信学技報o		2009/03	日本語	公開
適応型テストにおけるクリティカルパスのクラスタリング手法	適応型テストにおけるクリティカルパスのクラスタリング手法		電子情報通信学会総合大会	電子情報通信学会総合大会		2009/03	日本語	公開
統計的タイミング情報に基づく適応型テスト	統計的タイミング情報に基づく適応型テスト		電子情報通信学会総合大会	電子情報通信学会総合大会		2009/03	日本語	公開
状態依存性解析のための電源間容量のテーブルルックアップ計算	状態依存性解析のための電源間容量のテーブルルックアップ計算		電子情報通信学会総合大会	電子情報通信学会総合大会		2009/03	日本語	公開
状態依存性を考慮した論理回路の電源間容量モデルの検討	状態依存性を考慮した論理回路の電源間容量モデルの検討		電子情報通信学会総合大会	電子情報通信学会総合大会		2009/03	日本語	公開
STIストレスによるMOSFET特性変動のコンパクトモデル	STIストレスによるMOSFET特性変動のコンパクトモデル		第56回応用物理学関係連合講演会	第56回応用物理学関係連合講演会		2009/03	日本語	公開
A MOS Transistor Array With Pico-ampere Order Precision for Accurate Characterization of Leakage Current Variation	A MOS Transistor Array With Pico-ampere Order Precision for Accurate Characterization of Leakage Current Variation	A MOS Transistor Array With Pico-ampere Order Precision for Accurate Characterization of Leakage Current Variation	IEEE Asian solid-state circuit conference (ASSCC)	IEEE Asian solid-state circuit conference (ASSCC)	IEEE Asian solid-state circuit conference (ASSCC)	2008/11	英語	公開
Decoupling Capacitance Allocation for Timing With Statistical Noise Model and Timing Analysis	Decoupling Capacitance Allocation for Timing With Statistical Noise Model and Timing Analysis	Decoupling Capacitance Allocation for Timing With Statistical Noise Model and Timing Analysis	IEEE/ACM International Conference on Computer-Aided Design (ICCAD)	IEEE/ACM International Conference on Computer-Aided Design (ICCAD)	IEEE/ACM International Conference on Computer-Aided Design (ICCAD)	2008/11	英語	公開
An Efficient Extraction of Random and Systematic Gate-length Variation Through Poly-Si Resistor Measurement	An Efficient Extraction of Random and Systematic Gate-length Variation Through Poly-Si Resistor Measurement	An Efficient Extraction of Random and Systematic Gate-length Variation Through Poly-Si Resistor Measurement	Workshop on Test Structure Design for Variability Characterization	Workshop on Test Structure Design for Variability Characterization	Workshop on Test Structure Design for Variability Characterization	2008/11	英語	公開
Non-invasive Direct Probing for On-chip Voltage Measurement	Non-invasive Direct Probing for On-chip Voltage Measurement	Non-invasive Direct Probing for On-chip Voltage Measurement	International SoC Design Conference (ISOCC)	International SoC Design Conference (ISOCC)	International SoC Design Conference (ISOCC)	2008/11	英語	公開
Accurate Parasitic Inductance Determination of a Ceramic Capacitor Through 2-port Measurements	Accurate Parasitic Inductance Determination of a Ceramic Capacitor Through 2-port Measurements	Accurate Parasitic Inductance Determination of a Ceramic Capacitor Through 2-port Measurements	The 17th topical meeting on electrical performance of electronic packaging (EPEP)	The 17th topical meeting on electrical performance of electronic packaging (EPEP)	The 17th topical meeting on electrical performance of electronic packaging (EPEP)	2008/10	英語	公開
CMOS論理回路における電源網容量の入力状態依存性についての検討	CMOS論理回路における電源網容量の入力状態依存性についての検討		電子情報通信学会ソサイエティ大会	電子情報通信学会ソサイエティ大会		2008/09	日本語	公開
電源電圧変動やプロセスばらつきに対する標準セルの遅延感度検討	電源電圧変動やプロセスばらつきに対する標準セルの遅延感度検討		電子情報通信学会ソサイエティ大会	電子情報通信学会ソサイエティ大会		2008/09	日本語	公開
抵抗測定法によるトランジスタアレイ回路の測定時間短縮化	抵抗測定法によるトランジスタアレイ回路の測定時間短縮化		電子情報通信学会ソサイエティ大会	電子情報通信学会ソサイエティ大会		2008/09	日本語	公開
回路特性ばらつき解析に対する重点的サンプリングの適用検討	回路特性ばらつき解析に対する重点的サンプリングの適用検討		電子情報通信学会ソサイエティ大会	電子情報通信学会ソサイエティ大会		2008/09	日本語	公開
LSI等価回路モデル評価に向けたオンチップ電源電圧の測定手法	LSI等価回路モデル評価に向けたオンチップ電源電圧の測定手法		電子情報通信学会ソサイエティ大会	電子情報通信学会ソサイエティ大会		2008/09	日本語	公開
パス遅延時間ばらつきを考慮した電源遮断回路の設計指針	パス遅延時間ばらつきを考慮した電源遮断回路の設計指針		DA シンポジウム	DA シンポジウム		2008/08	日本語	公開
Non-parametric Statistical Static Timing Analysis: An SSTA Framework for Arbitrary Distribution	Non-parametric Statistical Static Timing Analysis: An SSTA Framework for Arbitrary Distribution	Non-parametric Statistical Static Timing Analysis: An SSTA Framework for Arbitrary Distribution	ACM/IEEE Design Automation Conference (DAC)	ACM/IEEE Design Automation Conference (DAC)	ACM/IEEE Design Automation Conference (DAC)	2008/06	英語	公開
On-chip Differential and Common Mode Voltage Measurement Using Off-chip Referenced Twin Probing	On-chip Differential and Common Mode Voltage Measurement Using Off-chip Referenced Twin Probing	On-chip Differential and Common Mode Voltage Measurement Using Off-chip Referenced Twin Probing	IEEE Workshop on Signal Propagation on Interconnects (SPI)	IEEE Workshop on Signal Propagation on Interconnects (SPI)	IEEE Workshop on Signal Propagation on Interconnects (SPI)	2008/05	英語	公開
Substrate-geometry Aware 2-port Modeling for Surface-mount Passive Components	Substrate-geometry Aware 2-port Modeling for Surface-mount Passive Components	Substrate-geometry Aware 2-port Modeling for Surface-mount Passive Components	19th International Zurich Symposium on Electromagnetic Compatibility	19th International Zurich Symposium on Electromagnetic Compatibility	19th International Zurich Symposium on Electromagnetic Compatibility	2008/05	英語	公開
プロセスばらつきの積極的活用による非繰返し電圧波形の測定	プロセスばらつきの積極的活用による非繰返し電圧波形の測定		第21回回路とシステム軽井沢ワークショップ	第21回回路とシステム軽井沢ワークショップ		2008/04	日本語	公開
電源遮断回路におけるパス遅延時間ばらつきの計算	電源遮断回路におけるパス遅延時間ばらつきの計算		第21回回路とシステム軽井沢ワークショップ	第21回回路とシステム軽井沢ワークショップ		2008/04	日本語	公開
基板実装状態を考慮可能な表面実装型受動部品の2ポートモデリング手法	基板実装状態を考慮可能な表面実装型受動部品の2ポートモデリング手法		第21回回路とシステム軽井沢ワークショップ	第21回回路とシステム軽井沢ワークショップ		2008/04	日本語	公開
チップ内システマティックばらつきと回路スキュー特性相関	チップ内システマティックばらつきと回路スキュー特性相関		第21回回路とシステム軽井沢ワークショップ	第21回回路とシステム軽井沢ワークショップ		2008/04	日本語	公開
統計的 STA でのスルー依存性を考慮した遅延ばらつき計算手法の提案	統計的 STA でのスルー依存性を考慮した遅延ばらつき計算手法の提案		第21回回路とシステム軽井沢ワークショップ	第21回回路とシステム軽井沢ワークショップ		2008/04	日本語	公開
リーク電流測定用トランジスタアレイ回路の測定	リーク電流測定用トランジスタアレイ回路の測定		電子情報通信学会総合大会	電子情報通信学会総合大会		2008/03	日本語	公開
測定系の侵襲性を定量化可能なオンチップ電源電圧変動の直接測定手法	測定系の侵襲性を定量化可能なオンチップ電源電圧変動の直接測定手法		電子情報通信学会総合大会	電子情報通信学会総合大会		2008/03	日本語	公開
電源遮断回路におけるインバータ列遅延時間ばらつきの計算	電源遮断回路におけるインバータ列遅延時間ばらつきの計算		電子情報通信学会総合大会	電子情報通信学会総合大会		2008/03	日本語	公開
Determination of Optimal Polynomial Regression Function to Decompose On-die Systematic and Random Variations	Determination of Optimal Polynomial Regression Function to Decompose On-die Systematic and Random Variations	Determination of Optimal Polynomial Regression Function to Decompose On-die Systematic and Random Variations	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	2008/01	英語	公開
[チュートリアル講演] 集積回路における電源品質の解析技術	[チュートリアル講演] 集積回路における電源品質の解析技術		信学技報	信学技報		2008/01	日本語	公開
プリント配線基板電源網のインピーダンス低減手法の検討	プリント配線基板電源網のインピーダンス低減手法の検討		システムLSIワークショップ	システムLSIワークショップ		2007/11	日本語	公開
Full-wave 電磁界シミュレータによるプリント回路基板の電源網モデル化	Full-wave 電磁界シミュレータによるプリント回路基板の電源網モデル化		シリコンRF研究会	シリコンRF研究会		2007/11	日本語	公開
A Study on Variation-component Decomposition Using Polynomial Smoothing Function	A Study on Variation-component Decomposition Using Polynomial Smoothing Function	A Study on Variation-component Decomposition Using Polynomial Smoothing Function	The 14th workshop on synthesis and system integration of mixed information technologies (SASIMI)	The 14th workshop on synthesis and system integration of mixed information technologies (SASIMI)	The 14th workshop on synthesis and system integration of mixed information technologies (SASIMI)	2007/10	英語	公開
パワーゲーティング技術における製造ばらつきの回路特性への影響	パワーゲーティング技術における製造ばらつきの回路特性への影響		情報処理学会第131回システムLSI設計技術研究会	情報処理学会第131回システムLSI設計技術研究会		2007/10	日本語	公開
Weakness Identification for Effective Repair of Power Distribution Network	Weakness Identification for Effective Repair of Power Distribution Network	Weakness Identification for Effective Repair of Power Distribution Network	17th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS)	17th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS)	17th International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS)	2007/09	英語	公開
An Implementation of Voltage Drop Sensor Circuit for Power Supply Network Monitoring	An Implementation of Voltage Drop Sensor Circuit for Power Supply Network Monitoring	An Implementation of Voltage Drop Sensor Circuit for Power Supply Network Monitoring	Workshop on SoC Design Methodologies	Workshop on SoC Design Methodologies	Workshop on SoC Design Methodologies	2007/09	英語	公開
ビアのインダクタンスに着目したプリント配線基板電源網のインピーダンス低減手法の検討	ビアのインダクタンスに着目したプリント配線基板電源網のインピーダンス低減手法の検討		電子情報通信学会ソサイエティ大会	電子情報通信学会ソサイエティ大会		2007/09	日本語	公開
電源電圧降下の時間的・空間的広がり可視化手法	電源電圧降下の時間的・空間的広がり可視化手法		電子情報通信学会ソサイエティ大会	電子情報通信学会ソサイエティ大会		2007/09	日本語	公開
大域ばらつきの近似次数が回路遅延ばらつきに与える影響	大域ばらつきの近似次数が回路遅延ばらつきに与える影響		電子情報通信学会ソサイエティ大会	電子情報通信学会ソサイエティ大会		2007/09	日本語	公開
ノンパラメトリック統計的タイミング解析 (SSTA) の実現手法の検討	ノンパラメトリック統計的タイミング解析 (SSTA) の実現手法の検討		DA シンポジウム	DA シンポジウム		2007/08	日本語	公開
相関係数にもとづく回帰分析の電源改善への適用	相関係数にもとづく回帰分析の電源改善への適用		第20回回路とシステム軽井沢ワークショップ	第20回回路とシステム軽井沢ワークショップ		2007/04	日本語	公開
45-65nm ノードにおける遅延ばらつき特性の環境温度依存性	45-65nm ノードにおける遅延ばらつき特性の環境温度依存性		第20回回路とシステム軽井沢ワークショップ	第20回回路とシステム軽井沢ワークショップ		2007/04	日本語	公開
統計的パス遅延解析のための Monte Carlo STA 実行数評価の一手法	統計的パス遅延解析のための Monte Carlo STA 実行数評価の一手法		第20回回路とシステム軽井沢ワークショップ	第20回回路とシステム軽井沢ワークショップ		2007/04	日本語	公開
統計的 STA でのスルー依存性を考慮した遅延ばらつき計算手法の提案	統計的 STA でのスルー依存性を考慮した遅延ばらつき計算手法の提案		第20回回路とシステム軽井沢ワークショップ	第20回回路とシステム軽井沢ワークショップ		2007/04	日本語	公開
Improvement of Power Distribution Network Using Correlation-based Regression Analysis	Improvement of Power Distribution Network Using Correlation-based Regression Analysis	Improvement of Power Distribution Network Using Correlation-based Regression Analysis	ACM Great Lakes Symposium on VLSI (GLSVLSI)	ACM Great Lakes Symposium on VLSI (GLSVLSI)	ACM Great Lakes Symposium on VLSI (GLSVLSI)	2007/03	英語	公開
Adaptable Wire-length Distribution With Tunable Occupation Probability	Adaptable Wire-length Distribution With Tunable Occupation Probability	Adaptable Wire-length Distribution With Tunable Occupation Probability	ACM/IEEE International Workshop on System Level Interconnect Prediction (SLIP)	ACM/IEEE International Workshop on System Level Interconnect Prediction (SLIP)	ACM/IEEE International Workshop on System Level Interconnect Prediction (SLIP)	2007/03	英語	公開
A MOS Transistor-array for Accurate Measurement of Subthreshold Leakage Variation	A MOS Transistor-array for Accurate Measurement of Subthreshold Leakage Variation	A MOS Transistor-array for Accurate Measurement of Subthreshold Leakage Variation	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	2007/03	英語	公開
電源解析への相関係数利用の検討	電源解析への相関係数利用の検討		電子情報通信学会総合大会	電子情報通信学会総合大会		2007/03	日本語	公開
非理想的な回路分割とセル占有率を考慮した配線長分布モデル	非理想的な回路分割とセル占有率を考慮した配線長分布モデル		電子情報通信学会総合大会	電子情報通信学会総合大会		2007/03	日本語	公開
A Multi-drop Transmission-line Interconnect in Si LSI	A Multi-drop Transmission-line Interconnect in Si LSI	A Multi-drop Transmission-line Interconnect in Si LSI	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	2007/01	英語	公開
電源ノイズによる遅延変動の測定とフルチップシミュレーションによる遅延変動の再現	電源ノイズによる遅延変動の測定とフルチップシミュレーションによる遅延変動の再現		信学技報	信学技報		2007/01	日本語	公開
A Left Handed Material on Si CMOS Chip With Wafer Level Package Process	A Left Handed Material on Si CMOS Chip With Wafer Level Package Process	A Left Handed Material on Si CMOS Chip With Wafer Level Package Process	Asia Pacific Microwave Conference (APMC)	Asia Pacific Microwave Conference (APMC)	Asia Pacific Microwave Conference (APMC)	2006/12	英語	公開
Thermal Driven Module Placement Using Sequence-pair	Thermal Driven Module Placement Using Sequence-pair	Thermal Driven Module Placement Using Sequence-pair	Asia Pacific Conference on Circuits and Systems (APCCAS)	Asia Pacific Conference on Circuits and Systems (APCCAS)	Asia Pacific Conference on Circuits and Systems (APCCAS)	2006/12	英語	公開
MOSFETのリーク電流ばらつき測定のための回路検討	MOSFETのリーク電流ばらつき測定のための回路検討		システムLSIワークショップ	システムLSIワークショップ		2006/11	日本語	公開
A Time-slicing Ring Oscillator for Capturing Instantaneous Delay Degradation and Power Supply Voltage Drop	A Time-slicing Ring Oscillator for Capturing Instantaneous Delay Degradation and Power Supply Voltage Drop	A Time-slicing Ring Oscillator for Capturing Instantaneous Delay Degradation and Power Supply Voltage Drop	IEEE Custom Integrated Circuits Conference (CICC)	IEEE Custom Integrated Circuits Conference (CICC)	IEEE Custom Integrated Circuits Conference (CICC)	2006/09	英語	公開
Measurement Results of Delay Degradation Due to Power Supply Noise Well Correlated With Full-chip Simulation	Measurement Results of Delay Degradation Due to Power Supply Noise Well Correlated With Full-chip Simulation	Measurement Results of Delay Degradation Due to Power Supply Noise Well Correlated With Full-chip Simulation	IEEE Custom Integrated Circuits Conference (CICC)	IEEE Custom Integrated Circuits Conference (CICC)	IEEE Custom Integrated Circuits Conference (CICC)	2006/09	英語	公開
高精度デバイスばらつき測定のための電源構造の設計	高精度デバイスばらつき測定のための電源構造の設計		電子情報通信学会ソサイエティ大会	電子情報通信学会ソサイエティ大会		2006/09	日本語	公開
リングオシレータを用いる瞬時電圧降下測定手法の精度改善	リングオシレータを用いる瞬時電圧降下測定手法の精度改善		電子情報通信学会ソサイエティ大会	電子情報通信学会ソサイエティ大会		2006/09	日本語	公開
伝送線路を用いたオンチップ高速伝送回路の研究	伝送線路を用いたオンチップ高速伝送回路の研究		電子情報通信学会ソサイエティ大会	電子情報通信学会ソサイエティ大会		2006/09	日本語	公開
Si CMOSチップにおける右手・左手系伝送線路の検討	Si CMOSチップにおける右手・左手系伝送線路の検討		電子情報通信学会ソサイエティ大会	電子情報通信学会ソサイエティ大会		2006/09	日本語	公開
MOSFETのリーク電流ばらつき測定のための回路検討	MOSFETのリーク電流ばらつき測定のための回路検討		電子情報通信学会ソサイエティ大会	電子情報通信学会ソサイエティ大会		2006/09	日本語	公開
統計的 STA の精度検証手法	統計的 STA の精度検証手法		DA シンポジウム	DA シンポジウム		2006/07	日本語	公開
統計的 SSTA の精度検証方法	統計的 SSTA の精度検証方法		第19回回路とシステム軽井沢ワークショップ	第19回回路とシステム軽井沢ワークショップ		2006/04	日本語	公開
オンチップ熱バラツキを考慮したモジュール配置手法	オンチップ熱バラツキを考慮したモジュール配置手法		DA シンポジウム	DA シンポジウム		2005/08	日本語	公開
ジッタ制約を考慮した IO 同時動作設計ルールの提案	ジッタ制約を考慮した IO 同時動作設計ルールの提案		第18回回路とシステム軽井沢ワークショップ	第18回回路とシステム軽井沢ワークショップ		2005/04	日本語	公開
Successive Pad Assignment Algorithm to Optimize Number and Location of Power Supply Pad Using Incremental Matrix Inversion	Successive Pad Assignment Algorithm to Optimize Number and Location of Power Supply Pad Using Incremental Matrix Inversion	Successive Pad Assignment Algorithm to Optimize Number and Location of Power Supply Pad Using Incremental Matrix Inversion	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	2005/01	英語	公開
On-chip Thermal Gradient Analysis and Temperature Flattening for SoC Design	On-chip Thermal Gradient Analysis and Temperature Flattening for SoC Design	On-chip Thermal Gradient Analysis and Temperature Flattening for SoC Design	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	2005/01	英語	公開
Timing Analysis Considering Temporal Supply Voltage Fluctuation	Timing Analysis Considering Temporal Supply Voltage Fluctuation	Timing Analysis Considering Temporal Supply Voltage Fluctuation	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	2005/01	英語	公開
An IR-drop Minimization by Optimizing Number and Location of Power Supply Pads	An IR-drop Minimization by Optimizing Number and Location of Power Supply Pads	An IR-drop Minimization by Optimizing Number and Location of Power Supply Pads	The 12th workshop on synthesis and system integration of mixed information technologies (SASIMI)	The 12th workshop on synthesis and system integration of mixed information technologies (SASIMI)	The 12th workshop on synthesis and system integration of mixed information technologies (SASIMI)	2004/10	英語	公開
フロアプランにおけるオンチップ熱ばらつきの解析と対策	フロアプランにおけるオンチップ熱ばらつきの解析と対策		DA シンポジウム	DA シンポジウム		2004/07	日本語	公開
オンチップ・インダクタンスとは? --モデリングと抽出技術--	オンチップ・インダクタンスとは? --モデリングと抽出技術--		DA シンポジウム	DA シンポジウム		2003/07	日本語	公開
VLSI 設計・信号品質解析におけるインダクタンスの影響とその重要性	VLSI 設計・信号品質解析におけるインダクタンスの影響とその重要性		DA シンポジウム	DA シンポジウム		2003/07	日本語	公開
A Statistical Methodology for Screening Inductance Dominated Interconnects in Timing Analysis	A Statistical Methodology for Screening Inductance Dominated Interconnects in Timing Analysis	A Statistical Methodology for Screening Inductance Dominated Interconnects in Timing Analysis	Information Processing Society of Japan	Information Processing Society of Japan	Information Processing Society of Japan	2003/05	英語	公開
電源・グランド間容量が同時切替えノイズに与える影響の解析	電源・グランド間容量が同時切替えノイズに与える影響の解析		第17回回路とシステム(軽井沢)ワークショップ	第17回回路とシステム(軽井沢)ワークショップ		2003/04	日本語	公開
Design and Measurement of an Inductance-oscillator for Analyzing Inductance Impact on On-chip Interconnect Delay	Design and Measurement of an Inductance-oscillator for Analyzing Inductance Impact on On-chip Interconnect Delay	Design and Measurement of an Inductance-oscillator for Analyzing Inductance Impact on On-chip Interconnect Delay	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	International Symposium on Quality Electronic Design (ISQED)	2003/03	英語	公開
Approximate Formulae Approach for Efficient Inductance Extraction	Approximate Formulae Approach for Efficient Inductance Extraction	Approximate Formulae Approach for Efficient Inductance Extraction	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	2003/01	英語	公開
Accurate Prediction of the Impact of On-chip Inductance on Interconnect Delay Using Electrical and Physical Parameter-based RSF	Accurate Prediction of the Impact of On-chip Inductance on Interconnect Delay Using Electrical and Physical Parameter-based RSF	Accurate Prediction of the Impact of On-chip Inductance on Interconnect Delay Using Electrical and Physical Parameter-based RSF	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	2003/01	英語	公開
インダクタンスに起因する配線遅延変動の統計的予測手法	インダクタンスに起因する配線遅延変動の統計的予測手法		電子情報通信学会ソサイエティ大会チュートリアル講演	電子情報通信学会ソサイエティ大会チュートリアル講演		2002/09	日本語	公開
0.1-um級 LSI の遅延計算における寄生インダクタンスを考慮すべき配線の統計的選別手法	0.1-um級 LSI の遅延計算における寄生インダクタンスを考慮すべき配線の統計的選別手法		DA シンポジウム	DA シンポジウム		2002/07	日本語	公開
動的電源ノイズ解析のための電源グリッドモデル抽出	動的電源ノイズ解析のための電源グリッドモデル抽出		DAシンポジウム	DAシンポジウム		2002/07	日本語	公開
斜め配線を含む VLSIの高速オンチップ・インダクタンス解析	斜め配線を含む VLSIの高速オンチップ・インダクタンス解析		第15回回路とシステム(軽井沢)ワークショップ	第15回回路とシステム(軽井沢)ワークショップ		2002/04	日本語	公開
インダクタンスが配線遅延に及ぼす影響の定量的評価方法	インダクタンスが配線遅延に及ぼす影響の定量的評価方法		第15回回路とシステム(軽井沢)ワークショップ	第15回回路とシステム(軽井沢)ワークショップ		2002/04	日本語	公開
有限要素法と回路解析の連成解析による同時切替えノイズの評価	有限要素法と回路解析の連成解析による同時切替えノイズの評価		第14回エレクトロニクス実装学会全国大会	第14回エレクトロニクス実装学会全国大会		2002/03	日本語	公開
Efficient Generation of Delay Change Curves for Noise-aware Static Timing Analysis	Efficient Generation of Delay Change Curves for Noise-aware Static Timing Analysis	Efficient Generation of Delay Change Curves for Noise-aware Static Timing Analysis	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	ACM/IEEE Asia and South Pacific Design Automation Conference (ASPDAC)	2002/01	英語	公開
New Approaches to Noise-aware Static Timing Analysis	New Approaches to Noise-aware Static Timing Analysis	New Approaches to Noise-aware Static Timing Analysis	ACM/IEEE International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)	ACM/IEEE International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)	ACM/IEEE International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)	2000/12	英語	公開
Characterization of Interconnect Coupling Noise Using In-situ Delay-change Curve Measurements	Characterization of Interconnect Coupling Noise Using In-situ Delay-change Curve Measurements	Characterization of Interconnect Coupling Noise Using In-situ Delay-change Curve Measurements	13th IEEE International ASIC/SOC Conference	13th IEEE International ASIC/SOC Conference	13th IEEE International ASIC/SOC Conference	2000/09	英語	公開
クロストークノイズによる配線遅延の変動とノイズ波形のモデル化に関する検討	クロストークノイズによる配線遅延の変動とノイズ波形のモデル化に関する検討		信学技報	信学技報		2000/09	日本語	公開
プリント回路基板の高周波電流解析用 LSI モデリング手法の検討	プリント回路基板の高周波電流解析用 LSI モデリング手法の検討		信学技報	信学技報		2000/07	日本語	公開
New Paradigm of Predictive CMOS Modeling for Early Circuit Simulation	New Paradigm of Predictive CMOS Modeling for Early Circuit Simulation	New Paradigm of Predictive CMOS Modeling for Early Circuit Simulation	IEEE Custom Integrated Circuits Conference (CICC)	IEEE Custom Integrated Circuits Conference (CICC)	IEEE Custom Integrated Circuits Conference (CICC)	2000/05	英語	公開
Accurate In-situ Measurement of Peak Noise and Delay Induced by Interconnect Coupling	Accurate In-situ Measurement of Peak Noise and Delay Induced by Interconnect Coupling	Accurate In-situ Measurement of Peak Noise and Delay Induced by Interconnect Coupling	IEEE International Solid-State Circuits Conference (ISSCC)	IEEE International Solid-State Circuits Conference (ISSCC)	IEEE International Solid-State Circuits Conference (ISSCC)	2000/02	英語	公開
A 5 GBytes/s Data Transfer Scheme With Bit-to-bit Skew Control for Synchronous DRAM	A 5 GBytes/s Data Transfer Scheme With Bit-to-bit Skew Control for Synchronous DRAM	A 5 GBytes/s Data Transfer Scheme With Bit-to-bit Skew Control for Synchronous DRAM	International Symposium on VLSI Circuits	International Symposium on VLSI Circuits	International Symposium on VLSI Circuits	1998/06	英語	公開
ビット間スキュー制御を有するシンクロナス DRAM の 5 GByte/s データ伝送技術	ビット間スキュー制御を有するシンクロナス DRAM の 5 GByte/s データ伝送技術		信学技報	信学技報		1998/06	日本語	公開
A practical row interchanging algorithm for hierarchically constructed circuit matrices using modified modal analysis	A practical row interchanging algorithm for hierarchically constructed circuit matrices using modified modal analysis		信学技報	信学技報		1997/12	日本語	公開
メモリ回路を用いた回路分割型回路シミュレーションの評価	メモリ回路を用いた回路分割型回路シミュレーションの評価		信学技報	信学技報		1996/04	日本語	公開
機能関数を用いたアナログ/デジタル混在回路機能検証高速化手法の一検討	機能関数を用いたアナログ/デジタル混在回路機能検証高速化手法の一検討		電子情報通信学会総合大会	電子情報通信学会総合大会		1994/03	日本語	公開
<< < > >> 表示タイトル言語:

書籍等出版物

著者	著者(日本語)	著者(英語)	タイトル	タイトル(日本語)	タイトル(英語)	出版社	出版社(日本語)	出版社(英語)	出版年月	記述言語	担当区分	公開
Takashi Sato	Takashi Sato	Takashi Sato	VLSI Design and Test for Systems Dependability	VLSI Design and Test for Systems Dependability	VLSI Design and Test for Systems Dependability	Springer	Springer	Springer	2019/04	英語	分担執筆	公開
Reis, Cao, Wir	Reis, Cao, Wir	Reis, Cao, Wir	Circuit Design for Reliability	Circuit Design for Reliability	Circuit Design for Reliability	Springer	Springer	Springer	2014/11	英語	分担執筆	公開
Grasser, Tibor	Grasser, Tibor	Grasser, Tibor	Bias Temperature Instability for Devices and Circuits	Bias Temperature Instability for Devices and Circuits	Bias Temperature Instability for Devices and Circuits	Springer	Springer	Springer	2013/12	英語	分担執筆	公開
佐藤高史	佐藤高史		動画像からのロバストな心拍数推定	動画像からのロバストな心拍数推定		技術情報協会	技術情報協会				分担執筆	公開
タイトル言語:

産業財産権 (特許)

発明者	発明者(日本語)	発明の名称	発明の名称(日本語)	審査の段階	番号	年月	公開
佐藤高史, 塚本裕貴, 辺松	佐藤高史, 塚本裕貴, 辺松	情報処理装置、コンピュータプログラム、情報処理方法及びシミュレーション情報提供方法	情報処理装置、コンピュータプログラム、情報処理方法及びシミュレーション情報提供方法	特許出願	特願2020-205323	2020/12/10	公開
佐藤高史, 田中悠貴, 辺松, 廣本正之	佐藤高史, 田中悠貴, 辺松, 廣本正之	ＰＵＦ回路群，ＰＵＦ回路群の製造方法，ＰＵＦ回路の使用方法，及びネットワークシステム	ＰＵＦ回路群，ＰＵＦ回路群の製造方法，ＰＵＦ回路の使用方法，及びネットワークシステム	特許出願	特願2018-154477	2018/08/21	公開
越智裕之, 池辺卓, 佐藤高史	越智裕之, 池辺卓, 佐藤高史	太陽電池、複合太陽電池および集積回路	太陽電池、複合太陽電池および集積回路	特許出願	特願2013-020277	2013/02/05	公開
益一哉, 山長功, 萩原汐, 佐藤高史	益一哉, 山長功, 萩原汐, 佐藤高史	集積回路電源間容量の計算装置、及び、集積回路電源間容量の計算方法	集積回路電源間容量の計算装置、及び、集積回路電源間容量の計算方法	特許公開	特開特開2011-197895	2011/10/06	公開
佐藤高史, 山長功, 益一哉	佐藤高史, 山長功, 益一哉	回路モデル作成装置、回路モデル作成方法、シミュレーション装置、及び、シミュレーション方法	回路モデル作成装置、回路モデル作成方法、シミュレーション装置、及び、シミュレーション方法	特許登録	特許特許5246785	2010/09/16	公開
諏訪元大, 宮木美典, 林亨, 佐野亮一, 松井重純, 成瀬峰信, 佐藤高史, 塩田恒星	諏訪元大, 宮木美典, 林亨, 佐野亮一, 松井重純, 成瀬峰信, 佐藤高史, 塩田恒星	電子回路	電子回路	特許登録	特許2006-511097		公開
タイトル言語:

外部資金：競争的資金 (科学研究費補助金)

種別	代表/分担	テーマ(日本語)	期間
	代表	モンテカルロ法にもとづくタイミング解析高速化の研究	2010/04/01〜2013/03/31
基盤研究（Ｂ）	代表	寿命予測・障害予防・修復を可能とする集積回路の信頼性設計手法（平成26年度分）	2014/04/01〜2015/03/31
基盤研究（Ｂ）	代表	寿命予測・障害予防・修復を可能とする集積回路の信頼性設計手法（平成27年度分）	2015/04/01〜2016/03/31
挑戦的萌芽研究	代表	生体情報の無意識・非接触・常時測定の研究（平成27年度分）	2015/04/01〜2016/03/31
挑戦的萌芽研究	代表	生体情報の無意識・非接触・常時測定の研究（平成28年度分）	2016/04/01〜2017/03/31
基盤研究(B)	代表	寿命予測・障害予防・修復を可能とする集積回路の信頼性設計手法（平成28年度分）	2016/04/01〜2017/03/31
基盤研究(B)	代表	トランジスタの特性変動モデルにもとづく時変チップ ID の実現（平成29年度分）	2017/04/01〜2018/03/31
基盤研究(B)	代表	トランジスタの特性変動モデルにもとづく時変チップ ID の実現（平成30年度分）	2018/04/01〜2019/03/31
基盤研究(B)	代表	トランジスタの特性変動モデルにもとづく時変チップ ID の実現（2019年度分）	2019/04/01〜2020/03/31
基盤研究(B)	代表	有機-シリコン混成回路による高機能・超低価格使い捨てヘルスケアセンサの実現（2020年度分）	2020/04/01〜2021/03/31
挑戦的研究(萌芽)	代表	限定的一時複製を可能とする物理的複製困難関数回路（2020年度分）	2020/04/01〜2021/03/31
<< < > >> 表示

担当科目

講義名(日本語)	講義名(英語)	開講期	学部/研究科	年度
Advanced Study in CCE II		通年	情報学研究科	2011/04〜2012/03
Advanced Study in CCE I		通年	情報学研究科	2011/04〜2012/03
通信情報システム特別研究１		通年	情報学研究科	2011/04〜2012/03
通信情報システム特別研究２		通年	情報学研究科	2011/04〜2012/03
集積システム設計論		後期	情報学研究科	2011/04〜2012/03
応用集積システム		前期	情報学研究科	2011/04〜2012/03
通信情報システム特別セミナー		通年	情報学研究科	2011/04〜2012/03
集積システム工学特別セミナー		通年	情報学研究科	2011/04〜2012/03
応用集積システム	Integrated System Architecture and Synthesis	前期	情報学研究科	2012/04〜2013/03
通信情報システム特別セミナー	Seminar on Communications and Computer Engineering, Advanced	通年	情報学研究科	2012/04〜2013/03
通信情報システム特別研究２	Advanced Study in Communications and Computer Engineering II	通年	情報学研究科	2012/04〜2013/03
通信情報システム特別研究１	Advanced Study in Communications and Computer Engineering I	通年	情報学研究科	2012/04〜2013/03
集積システム工学特別セミナー	Seminar on Integrated Systems Engineering, Advanced	通年	情報学研究科	2012/04〜2013/03
集積システム設計論	High-Level Design Methodology for System LSI	後期	情報学研究科	2012/04〜2013/03
計算機工学	Computer Hardware Design	後期	工学部	2013/04〜2014/03
組み込み計算機システム	Embedded Computer Systems	後期	工学部	2013/04〜2014/03
集積回路工学	Integraged Circuits Engineering	前期	工学部	2013/04〜2014/03
通信情報システム特別研究１	Advanced Study in Communications and Computer Engineering I	通年	情報学研究科	2013/04〜2014/03
通信情報システム特別研究１	Advanced Study in Communications and Computer Engineering I	前期集中	情報学研究科	2013/04〜2014/03
通信情報システム特別研究２	Advanced Study in Communications and Computer Engineering II	通年	情報学研究科	2013/04〜2014/03
System-Level Design Methodology for SoCs	System-Level Design Methodology for SoCs	後期	情報学研究科	2013/04〜2014/03
応用集積システム	Integrated System Architecture and Synthesis	前期	情報学研究科	2013/04〜2014/03
情報通信技術のデザイン	Design in ICT	前期	情報学研究科	2013/04〜2014/03
通信情報システム特別セミナー	Seminar on Communications and Computer Engineering, Advanced	通年	情報学研究科	2013/04〜2014/03
集積システム工学特別セミナー	Seminar on Integrated Systems Engineering, Advanced	通年	情報学研究科	2013/04〜2014/03
計算機工学	Computer Hardware Design	後期	工学部	2014/04〜2015/03
組み込み計算機システム	Embedded Computer Systems	後期	工学部	2014/04〜2015/03
集積回路工学	Integraged Circuits Engineering	前期	工学部	2014/04〜2015/03
通信情報システム特別研究１	Advanced Study in Communications and Computer Engineering I	通年	情報学研究科	2014/04〜2015/03
通信情報システム特別研究２	Advanced Study in Communications and Computer Engineering II	通年	情報学研究科	2014/04〜2015/03
System-Level Design Methodology for SoCs	System-Level Design Methodology for SoCs	後期	情報学研究科	2014/04〜2015/03
応用集積システム	Integrated System Architecture and Synthesis	前期	情報学研究科	2014/04〜2015/03
情報通信技術のデザイン	Design in ICT	前期	情報学研究科	2014/04〜2015/03
通信情報システム特別セミナー	Seminar on Communications and Computer Engineering, Advanced	通年	情報学研究科	2014/04〜2015/03
集積システム工学特別セミナー	Seminar on Integrated Systems Engineering, Advanced	通年	情報学研究科	2014/04〜2015/03
Advanced Study in CCE I	Advanced Study in Communications and Computer Engineering I	通年	情報学研究科	2014/04〜2015/03
Advanced Study in CCE II	Advanced Study in Communications and Computer Engineering II	通年	情報学研究科	2014/04〜2015/03
通信情報システム特別研究１	Advanced Study in Communications and Computer Engineering I	後期前期	情報学研究科	2014/04〜2015/03
Advanced Study in CCE I	Advanced Study in Communications and Computer Engineering I	通年	情報学研究科	2015/04〜2016/03
Advanced Study in CCE II	Advanced Study in Communications and Computer Engineering II	通年	情報学研究科	2015/04〜2016/03
System-Level Design Methodology for SoCs	System-Level Design Methodology for SoCs	後期	情報学研究科	2015/04〜2016/03
応用集積システム	Integrated System Architecture and Synthesis	前期	情報学研究科	2015/04〜2016/03
情報通信技術のデザイン	Design in ICT	前期	情報学研究科	2015/04〜2016/03
組み込み計算機システム	Embedded Computer Systems	後期	工学部	2015/04〜2016/03
計算機工学	Computer Hardware Design	後期	工学部	2015/04〜2016/03
通信情報システム特別セミナー	Seminar on Communications and Computer Engineering, Advanced	通年	情報学研究科	2015/04〜2016/03
通信情報システム特別研究２	Advanced Study in Communications and Computer Engineering II	前期集中	情報学研究科	2015/04〜2016/03
通信情報システム特別研究２	Advanced Study in Communications and Computer Engineering II	通年	情報学研究科	2015/04〜2016/03
通信情報システム特別研究１	Advanced Study in Communications and Computer Engineering I	後期集中	情報学研究科	2015/04〜2016/03
通信情報システム特別研究１	Advanced Study in Communications and Computer Engineering I	通年	情報学研究科	2015/04〜2016/03
集積回路工学	Integraged Circuits Engineering	前期	工学部	2015/04〜2016/03
集積システム工学特別セミナー	Seminar on Integrated Systems Engineering, Advanced	通年	情報学研究科	2015/04〜2016/03
Advanced Study in CCE I	Advanced Study in Communications and Computer Engineering I	通年	情報学研究科	2016/04〜2017/03
Advanced Study in CCE II	Advanced Study in Communications and Computer Engineering II	通年	情報学研究科	2016/04〜2017/03
System-Level Design Methodology for SoCs	System-Level Design Methodology for SoCs	後期	情報学研究科	2016/04〜2017/03
応用集積システム	Integrated System Architecture and Synthesis	前期	情報学研究科	2016/04〜2017/03
情報通信技術のデザイン	Design in ICT	前期	情報学研究科	2016/04〜2017/03
組み込み計算機システム	Embedded Computer Systems	後期	工学部	2016/04〜2017/03
計算機工学	Computer Hardware Design	後期	工学部	2016/04〜2017/03
通信情報システム特別セミナー	Seminar on Communications and Computer Engineering, Advanced	通年	情報学研究科	2016/04〜2017/03
通信情報システム特別研究２	Advanced Study in Communications and Computer Engineering II	後期集中	情報学研究科	2016/04〜2017/03
通信情報システム特別研究２	Advanced Study in Communications and Computer Engineering II	通年	情報学研究科	2016/04〜2017/03
通信情報システム特別研究１	Advanced Study in Communications and Computer Engineering I	前期集中	情報学研究科	2016/04〜2017/03
通信情報システム特別研究１	Advanced Study in Communications and Computer Engineering I	通年	情報学研究科	2016/04〜2017/03
集積回路工学	Integraged Circuits Engineering	前期	工学部	2016/04〜2017/03
集積システム工学特別セミナー	Seminar on Integrated Systems Engineering, Advanced	通年	情報学研究科	2016/04〜2017/03
Advanced Study in CCE I	Advanced Study in Communications and Computer Engineering I	通年	情報学研究科	2017/04〜2018/03
Advanced Study in CCE II	Advanced Study in Communications and Computer Engineering II	通年	情報学研究科	2017/04〜2018/03
System-Level Design Methodology for SoCs	System-Level Design Methodology for SoCs	後期	情報学研究科	2017/04〜2018/03
応用集積システム	Integrated System Architecture and Synthesis	前期	情報学研究科	2017/04〜2018/03
情報通信技術のデザイン	Design in ICT	前期	情報学研究科	2017/04〜2018/03
組み込み計算機システム	Embedded Computer Systems	後期	工学部	2017/04〜2018/03
計算機工学	Computer Hardware Design	後期	工学部	2017/04〜2018/03
通信情報システム特別セミナー	Seminar on Communications and Computer Engineering, Advanced	通年	情報学研究科	2017/04〜2018/03
通信情報システム特別研究２	Advanced Study in Communications and Computer Engineering II	前期集中	情報学研究科	2017/04〜2018/03
通信情報システム特別研究２	Advanced Study in Communications and Computer Engineering II	通年	情報学研究科	2017/04〜2018/03
通信情報システム特別研究１	Advanced Study in Communications and Computer Engineering I	前期集中	情報学研究科	2017/04〜2018/03
通信情報システム特別研究１	Advanced Study in Communications and Computer Engineering I	通年	情報学研究科	2017/04〜2018/03
集積回路工学	Integraged Circuits Engineering	前期	工学部	2017/04〜2018/03
集積システム工学特別セミナー	Seminar on Integrated Systems Engineering, Advanced	通年	情報学研究科	2017/04〜2018/03
System-Level Design Methodology for SoCs	System-Level Design Methodology for SoCs	後期	情報学研究科	2018/04〜2019/03
応用集積システム	Integrated System Architecture and Synthesis	前期	情報学研究科	2018/04〜2019/03
情報通信技術のデザイン	Design in ICT	前期	工学研究科	2018/04〜2019/03
情報通信技術のデザイン	Design in ICT	前期	情報学研究科	2018/04〜2019/03
組み込み計算機システム	Embedded Computer Systems	後期	工学部	2018/04〜2019/03
計算機工学	Computer Hardware Design	後期	工学部	2018/04〜2019/03
集積回路工学	Integraged Circuits Engineering	前期	工学部	2018/04〜2019/03
応用集積システム	Integrated System Architecture and Synthesis	前期	情報学研究科	2019/04〜2020/03
情報通信技術のデザイン	Design in ICT	後期	情報学研究科	2019/04〜2020/03
組み込み計算機システム	Embedded Computer Systems	後期	工学部	2019/04〜2020/03
計算機工学	Computer Hardware Design	後期	工学部	2019/04〜2020/03
集積回路工学	Integraged Circuits Engineering	前期	工学部	2019/04〜2020/03
集積システム設計論	System-Level Design Methodology for SoCs	後期	情報学研究科	2019/04〜2020/03
応用集積システム	Integrated System Architecture and Synthesis	前期	情報学研究科	2020/04〜2021/03
情報通信技術のデザイン	Design in ICT	後期	情報学研究科	2020/04〜2021/03
組み込み計算機システム	Embedded Computer Systems	後期	工学部	2020/04〜2021/03
計算機工学	Computer Hardware Design	後期	工学部	2020/04〜2021/03
集積回路工学	Integraged Circuits Engineering	前期	工学部	2020/04〜2021/03
集積システム設計論	System-Level Design Methodology for SoCs	後期	情報学研究科	2020/04〜2021/03
応用集積システム	Integrated System Architecture and Synthesis	前期	情報学研究科	2021/04〜2022/03
情報通信技術のデザイン	Design in ICT	後期	情報学研究科	2021/04〜2022/03
組み込み計算機システム	Embedded Computer Systems	後期	工学部	2021/04〜2022/03
計算機工学	Computer Hardware Design	後期	工学部	2021/04〜2022/03
集積回路工学	Integraged Circuits Engineering	前期	工学部	2021/04〜2022/03
集積システム設計論	System-Level Design Methodology for SoCs	後期	情報学研究科	2021/04〜2022/03
<< < > >> 表示

全学運営（役職等）

役職名	期間
学生部委員会委員	2010/04/01〜2011/03/31
学生生活委員会委員	2010/04/01〜2012/03/31
教育用計算機専門委員会委員	2014/04/01〜2015/03/31
広報委員会委員	2015/04/01〜2017/03/31
広報委員会紅萠編集専門部会	2015/04/01〜2017/03/31
広報委員会紅萠編集専門部会	2015/04/01〜2017/03/31

部局運営（役職等）

役職名	期間
専攻長会議	2011/04/01〜2012/03/31
制規委員会副委員長	2011/04/01〜2012/03/31
情報セキュリティ委員会委員	2011/04/01〜2012/03/31
企画委員会委員	2012/04/01〜2014/03/31
基盤整備委員会委員	2014/04/01〜2015/03/31
計算機小委員会委員長(基盤整備員会)	2014/04/01〜2015/03/31
基盤整備委員会委員長	2015/04/01〜2016/03/31
評価・広報委員会委員	2016/04/01〜2017/03/31
教務委員会委員	2016/04/01〜2017/03/31
第３期中期目標期間部局行動計画作成ＷＧ委員	2016/04/01〜2017/03/31
評価ＷＧ副委員長	2016/04/01〜2017/03/31
広報ＷＧ委員	2016/04/01〜2017/03/31
専攻長会議	2017/04/01〜2018/03/31
情報背急ティ委員会委員	2017/04/01〜2018/03/31
教務委員会委員	2018/06/01〜2019/03/31
財務委員会副委員長	2018/04/01〜2019/03/31
財務委員会委員長	2019/04/01〜2020/03/31
企画委員会委員	2020/04/01〜2022/03/31
<< < > >> 表示

その他活動：国・地方公共団体での活動

委員会名(日本語)	委員会名(英語)	役職名	公共団体の名称	期間
平成２２年度「電波資源拡大のための研究開発」高速・高品質な無線通信実現のためのＩＣチップレベルの低ノイズ化技術の研究開発		研究開発運営委員		2010〜

その他活動：民間企業・NPO等の兼業

相手先名	兼業の内容	期間
(株)シンセシス		2010〜

佐藤 高史

佐藤高史