石原 亨

最終更新日時:2016/07/21 16:44:34

印刷する

氏名(漢字/フリガナ/アルファベット表記)
石原 亨/イシハラ トオル/Tohru Ishihara
所属部署・職名(部局/所属/講座等/職名)
情報学研究科/通信情報システム専攻集積システム工学講座/准教授
学部兼担
部局 所属 講座等 職名
工学部 工学部 電気電子工学科
所属学会(国内)
学会名(日本語) 学会名(英語)
電子情報通信学会 The Institute of Electronics, Information and Communication Engineers
情報処理学会 The Information Processing Society of Japan
所属学会(海外)
学会名(英語) 国名
Institute of Electrical and Electronic Engineers 米国
Association for Computing Machinery 米国
取得学位
学位名(日本語) 学位名(英語) 大学(日本語) 大学(英語) 取得区分
修士(工学) 九州大学
博士(工学) 九州大学
出身大学院・研究科等
大学名(日本語) 大学名(英語) 研究科名(日本語) 研究科名(英語) 専攻名(日本語) 専攻名(英語) 修了区分
九州大学 大学院システム情報科学研究科情報工学専攻博士課程 修了
九州大学 大学院システム情報科学研究科情報工学専攻修士課程 修了
九州大学 大学院総合理工学研究科情報システム学専攻修士課程
出身学校・専攻等
大学名(日本語) 大学名(英語) 学部名(日本語) 学部名(英語) 学科名(日本語) 学科名(英語) 卒業区分
九州大学 工学部情報工学科 卒業
職歴
期間 組織名(日本語) 組織名(英語) 職名(日本語) 職名(英語)
2000/04/01〜2003/04/15 東京大学大規模集積システム設計教育研究センター VLSI Design and Education Center, the University of Tokyo 助手 Research Associate
2003/04/16〜2005/07/31 米国富士通研究所 Fujitsu Laboratories of America, Inc. 研究員 Member of Research Staff
2005/08/01〜2011/03/31 九州大学システムLSI研究センター System LSI Research Center, Kyushu University 准教授 Associate Professor
1997/04/01〜2000/03/31 日本学術振興会 Japan Society for the Promotion of Science 特別研究員 Research Fellowships for Young Scientists
プロフィール
(日本語)
2000年九州大学大学院システム情報科学研究科 博士課程修了。工学博士。東京大学助手、Fujitsu Laboratories of America研究員、九州大学准教授を経て、2011年より京都大学大学院情報学 研究科(通信情報システム専攻)准教授。専門は計算機工学、とりわけ、大規模集積回路の設計技術と組込みシステムの制御技術。情報処理学会、電子情報通信学会、IEEE、ACM各会員。
(英語)
Tohru Ishihara received the D.E. degree in computer science from Kyushu University in 2000. For the next three years, he was a Research Associate in the University of Tokyo. From 2003 to 2005, he was a Research Staff in Fujitsu Laboratories of America. From 2005 to 2011, he was an Associate Professor of Kyushu University. In 2011, he joined Kyoto University as an Associate Professor, where he is currently with the Department of Communications and Computer Engineering. His research interests include design methodologies and control technologies for embedded systems. Dr. Ishihara is a member of the IPSJ, IEICE, IEEE and ACM.
個人ホームページ
URL
http://www.vlsi.kuee.kyoto-u.ac.jp/~ishihara/
研究テーマ
(日本語)
エネルギーの生産と消費のメカニズムを情報技術の立場から幅広く研究し、エネルギーを効率良く生産し利用する技術の確立を目指しています。この目標のために具体的には、1)エネルギー見える化、2)エネルギー最適化、3)IT機器の省エネルギー化、に関する研究を行っています。
研究概要
(日本語)
エネルギー見える化:IT機器の電力消費モデル(状態や設定に応じた電力消費を算出する計算式)を作ることによって、IT機器をどのように使用すればエネルギー消費をどれだけ減らせるかを“見える化”します。最初のステップとしては、電子機器に搭載されているマイクロプロセッサの消費電力を“見える化”することによって、マイクロプロセッサを省エネルギー化する研究に取り組んでいます。 エネルギー最適化:発電装置や蓄電装置およびIT機器の状態をリアルタイムに観測し制御することによって、エネルギーの生成から消費までの効率を最大化する研究に取り組んでいます。 IT機器の省エネルギー化: ピーク性能が高く平均消費電力の小さいメリハリの効いたスケーラブルプロセッサを開発しています。このスケーラブルプロセッサの消費エネルギーを、モデルを用いて“見える化”し、エネルギー管理技術によって最適に制御する研究も行っています。
論文 > 論文
(文系研究者の一般的な論文集への寄稿や単行本の分担執筆などは「著書等」を参照してください)
著者名 タイトル 書誌情報等 年月 査読の有無 言語
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera Layout Generator with Flexible Grid Assignment for Area Efficient Standard Cell IPSJ Transactions on System LSI Design Methodology,8,131-135 2015/08 英語
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Statistical Timing Modeling Based on a Lognormal Distribution Model for Near-Threshold Circuit Optimization IEICE Transactions,98-A,7,1455-1466 2015/07 英語
Hideki Takase, Gang Zeng, Lovic Gauthier, Hirotaka Kawashima, Noritoshi Atsumi, Tomohiro Tatematsu, Yoshitake Kobayashi, Takenori Koshiro, Tohru Ishihara, Hiroyuki Tomiyama, Hiroaki Takada An Integrated Framework for Energy Optimization of Embedded Real-Time Applications IEICE Transactions,97-A,12,2477-2487 2014/12 英語
丸山修孝;石原亨;安浦寛人 RTOSのハードウェア化によるソフトウェアベースTCP/IP処理の高速化と低消費電力化 電子情報通信学会論文誌 A,J94-A,9,692-701 2011/09/01 日本語
J. Gu; H. Guo; T. Ishihara DLIC: Decoded loop instructions caching for energy-aware embedded processors Transactions on Embedded Computing Systems,13,1 2013 英語
S. Nishizawa; T. Ishihara; H. Onodera Standard cell structure with flexible P/N well boundaries for near-threshold voltage operation IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E96-A,12,2499-2507 2013 英語
K. Lee; T. Ishihara DC-DC converter-aware task scheduling and dynamic reconfiguration for energy harvesting embedded systems IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E96-A,12,2660-2667 2013 英語
M. Kondo; S. Nishizawa; T. Ishihara; H. Onodera A standard cell optimization method for near-threshold voltage operations Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics),7606 LNCS,32-41 2013 英語
L. Gauthier; T. Ishihara Processor energy characterization for compiler-assisted software energy reduction Journal of Electrical and Computer Engineering 2012 英語
L. Gauthier; T. Ishihara Implementation of stack data placement and run time management using a scratch-pad memory for energy consumption reduction of embedded applications IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E94A,12,2597-2608 2011/12 英語
M. Goudarzi; T. Ishihara; H. Noori Software-level instruction-cache leakage reduction using value-dependence of SRAM leakage in nanometer technologies Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics),6590,275-299 2011 英語
Y. Ishitobi; T. Ishihara; H. Yasuura Code and data placement for embedded processors with scratchpad and cache memories Journal of Signal Processing Systems,60,2,211-224 2010 英語
M. Goudarzi; T. Ishihara SRAM leakage reduction by row/column redundancy under random within-die delay variation IEEE Transactions on Very Large Scale Integration (VLSI) Systems,18,12,1660-1671 2010 英語
T. Ishihara A multi-performance processor for reducing the energy consumption of real-time embedded systems IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E93-A,12,2533-2541 2010 英語
M. Muroyama; T. Ishihara; H. Yasuura Analysis of effects of input arrival time variations on on-chip bus power consumption Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics),5349 LNCS,62-71 2009 英語
T. Matsumura; T. Ishihara; H. Yasuura An optimization technique for low-energy embedded memory systems IPSJ Transactions on System LSI Design Methodology,2,239-249 2009 英語
S. Yamaguchi; Y. Ishitobi; T. Ishihara; H. Yasuura Single-cycle-accessible two-level caches and compilation technique for energy reducion IPSJ Transactions on System LSI Design Methodology,2,189-199 2009 英語
M. Goudarzi; T. Ishihara Value-dependence of SRAM leakage in deca-nanometer technologies IEICE Electronics Express,5,1,23-28 2008 英語
M. Goudarzi; T. Ishihara; H. Noori Variation-aware software techniques for cache leakage reduction using value-dependence of SRAM leakage due to within-die process variation Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics),4917 LNCS,224-239 2008 英語
M. Goudarzi; T. Ishihara; H. Yasuura A software technique to improve lifetime of caches containing ultra-leaky SRAM cells caused by within-die V<sub>th</sub> variation Microelectronics Journal,39,12,1797-1808 2008 英語
M. Sugiharat; T. Ishihara; K. Murakami Reliable cache architectures and task scheduling for multiprocessor systems IEICE Transactions on Electronics,E91-C,4,410-417 2008 英語
M. Goudarzi; T. Matsumura; T. Ishihara Way-scaling to reduce power of cache with delay variation IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E91-A,12,3576-3584 2008 英語
T. Ishihara Energy-efficient embedded system design at 90nm and below - A system-level perspective - Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics),4759 LNCS,452-465 2008 英語
H. Onodera; M. Ikeda; T. Ishihara; T. Isshiki; K. Inoue; K. Okada; S. Kajihara; M. Kaneko; H. Kawaguchi; S. Kimura; M. Kuga; A. Kurokawa; T. Sato; T. Shibuya; Y. Shiraishi; K. Takagi; A. Takahashi; Y. Takeuchi; N. Togawa; H. Tomiyama; Y. Nakamura; K. Hamaguchi; Y. Miura; S.-I. Minato; R. Yamaguchi; M. Yamada; Y. Yuminaka; T. Watanabe; M. Hashimoto; M. Miyazaki Special section on VLSI Design and CAD Algorithms IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E89-A,12,3377- 2006 英語
H. Yasuura; T. Ishihara; M. Muroyama Energy management techniques for SOC design Essential Issues in SOC Design: Designing Complex Systems-on-Chip,177-223 2006 英語
T. Okuma; H. Yasuura; T. Ishihara Software energy reduction techniques for variable-voltage processors IEEE Design and Test of Computers,18,2,31-41 2001 英語
A. Inoue; T. Ishihara; H. Yasuura Flexible system LSI for embedded systems and its optimization techniques Design Automation for Embedded Systems,5,2,179-205 2000 英語
H. Yasuura; T. Ishihara System LSI design methods for low power LSIs IEICE Transactions on Electronics,E83-C,2,143-152 2000 英語
K. Indue; T. Ishihara A high-performance and low-power cache architecture with speculative way-selection IEICE Transactions on Electronics,E83-C,2,186-193 2000 英語
T. Ishihara; H. Yasuura A memory power optimization technique for application specific embedded systems IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E82-A,11,2366-2374 1999 英語
T. Ishihara; H. Yasuura Programmable power management architecture for power reduction IEICE Transactions on Electronics,E81-C,9,1473-1479 1998 英語
H. Tomiyama; T. Ishihara; A. Inoue; H. Yasuura Instruction scheduling to reduce switching activity of off-chip buses for low-power systems with caches IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E81-A,12,2621-2629 1998 英語
T. Ishihara Experimental analysis of power estimation models of CMOS VLSI circuits IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E80-A,3,480-486 1997 英語

  • <<
  • >>
  • 表示
学会発表等 > 学会発表等
(文系研究者の一般的な学会報告の業績は「講演等」を参照してください)
著者名 タイトル 書誌情報等 年月 査読の有無 言語
S. Nishizawa; T. Ishihara; H. Onodera Analysis and comparison of XOR cell structures for low voltage circuit design Proceedings - International Symposium on Quality Electronic Design, ISQED,703-708 2013 英語
S. Nishizawa; T. Ishihara; H. Onodera A flexible structure of standard cell and its optimization method for near-threshold voltage operation Proceedings - IEEE International Conference on Computer Design: VLSI in Computers and Processors,235-240 2012 英語
I.A.K.M. Mahfuzul; N. Kamae; T. Ishihara; H. Onodera A built-in self-adjustment scheme with adaptive body bias using P/N-sensitive digital monitor circuits Proceedings - 2012 IEEE Asian Solid-State Circuits Conference, A-SSCC,101-104 2012 英語
J. Gu; T. Ishihara; K. Lee Loop instruction caching for energy-efficient embedded multitasking processors 2012 IEEE 10th Symposium on Embedded Systems for Real-Time Multimedia, ESTIMedia 2012,97-106 2012 英語
K. Lee; T. Ishihara I/O aware task scheduling for energy harvesting embedded systems with PV and capacitor arrays 2012 IEEE 10th Symposium on Embedded Systems for Real-Time Multimedia, ESTIMedia 2012,48-55 2012 英語
K. Lee; T. Ishihara A dynamic reconfiguration technique for PV and capacitor arrays to improve the efficiency in energy harvesting embedded systems SMARTGREENS 2012 - Proceedings of the 1st International Conference on Smart Grids and Green IT Systems,175-182 2012 英語
J. Gu; T. Ishihara A case study of energy-efficient loop instruction cache design for embedded multitasking systems SMARTGREENS 2012 - Proceedings of the 1st International Conference on Smart Grids and Green IT Systems,197-202 2012 英語
H. Takase; G. Zeng; L. Gauthier; H. Kawashima; N. Atsumi; T. Tatematsu; Y. Kobayashi; S. Kohara; T. Koshiro; T. Ishihara; H. Tomiyama; H. Takada An integrated optimization framework for reducing the energy consumption of embedded real-time applications Proceedings of the International Symposium on Low Power Electronics and Design,270-276 2011 英語
T. Okuhira; T. Ishihara Unified gated flip-flops for reducing the clocking power in register circuits Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics),6951 LNCS,237-246 2011 英語
A. Matsuda; T. Ishihara Developing an integrated verification and debug methodology Proceedings -Design, Automation and Test in Europe, DATE,503-504 2011 英語
L. Gauthier; T. Ishihara Compiler assisted energy reduction techniques for embedded multimedia processors APSIPA ASC 2010 - Asia-Pacific Signal and Information Processing Association Annual Summit and Conference,27-36 2010 英語
N. Maruyama; T. Ishihara; H. Yasuura An RTOS in hardware for energy efficient software-based TCP/IP processing Proceedings of the 2010 IEEE 8th Symposium on Application Specific Processors, SASP\\'10,58-63 2010 英語
C. Zang; T. Ishihara An implementation of energy efficient multi-performance processor for real-time applications 1st International Conference on Green Circuits and Systems, ICGCS 2010,211-216 2010 英語
L. Gauthier; T. Ishihara; H. Takase; H. Tomiyama; H. Takada Minimizing inter-task interferences in scratch-pad memory usage for reducing the energy consumption of multi-task systems Embedded Systems Week 2010 - Proceedings of the 2010 International Conference on Compilers, Architecture and Synthesis for Embedded Systems, CASES\\'10,157-166 2010 英語
L. Gauthier; T. Ishihara Optimal stack frame placement and transfer for energy reduction targeting embedded processors with scratch-pad memories 2009 IEEE/ACM/IFIP 7th Workshop on Embedded Systems for Real-Time Multimedia, ESTIMedia 2009,116-125 2009 英語
T. Ishihara Real-time power management for a multi-performance processor 2009 International SoC Design Conference, ISOCC 2009,147-152 2009 英語
M. Goudarzi; T. Matsumura; T. Ishihara Cache power reduction in presence of within-die delay variation using spare ways Proceedings - IEEE Computer Society Annual Symposium on VLSI: Trends in VLSI Technology and Design, ISVLSI 2008,447-450 2008 英語
T. Ishihara; S. Yamaguchi; Y. Ishitobi; T. Matsumura; Y. Kunitake; Y. Oyama; Y. Kaneda; M. Muroyama; T. Sato AMPLE: An adaptive multi-performance processor for low-energy embedded applications 2008 Symposium on Application Specific Processors, SASP 2008,83-88 2008 英語
M. Goudarzi; T. Ishihara Instruction cache leakage reduction by changing register operands and using asymmetric SRAM cells Proceedings of the ACM Great Lakes Symposium on VLSI, GLSVLSI,383-386 2008 英語
T. Matsumura; T. Ishihara; H. Yasuura Simultaneous optimization of memory configuration and code allocation for low power embedded systems Proceedings of the ACM Great Lakes Symposium on VLSI, GLSVLSI,403-406 2008 英語
M. Goudarzi; T. Ishihara Row/column redundancy to reduce SRAM leakage in presence of random within-die delay variation Proceedings of the International Symposium on Low Power Electronics and Design,93-98 2008 英語
G. Zeng; H. Tomiyama; H. Takada; T. Ishihara A generalized framework for system-wide energy savings in hard real-time embedded systems Proceedings of The 5th International Conference on Embedded and Ubiquitous Computing, EUC 2008,1,206-213 2008 英語
S. Yamaguchi; T. Ishihara; H. Yasuura A single cycle accessible two-level cache architecture for the energy consumption of embedded systems 2008 International SoC Design Conference, ISOCC 2008,1,I188-I191 2008 英語
G. Zeng; T. Yokoyama; H. Tomiyama; H. Takada; T. Ishihara A generalized framework for energy savings in real-time multiprocessor systems 2008 International SoC Design Conference, ISOCC 2008,1,I44-I49 2008 英語
M. Goudarzi; T. Ishihara Redundancy techniques for SRAM leakage reduction in presence of within-die delay variation 2008 International SoC Design Conference, ISOCC 2008,1,I192-I195 2008 英語
M. Sugihara; T. Ishihara; K. Murakami Task scheduling for reliable cache architectures of multiprocessor systems Proceedings -Design, Automation and Test in Europe, DATE,1490-1495 2007 英語
M. Goudarzi; T. Ishihara; H. Yasuura A software technique to improve yield of processor chips in presence of ultra-leaky SRAM cells caused by process variation Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC,878-883 2007 英語
Y. Ishitobi; T. Ishihara; H. Yasuura Code placement for reducing the energy consumption of embedded processors with scratchpad and cache memories Proceedings of the 2007 IEEE/ACM/IFIP Workshop on Embedded Systems for Real-Time Multimedia, ESTIMedia 2007,13-18 2007 英語
M. Sugihara; T. Ishihara; K. Hashimoto; M. Muroyama A simulation-based soft error estimation methodology for computer systems Proceedings - International Symposium on Quality Electronic Design, ISQED,196-203 2006 英語
D. Lee; T. Ishihara; M. Muroyama; H. Yasuura; F. Fallah An energy characterization framework for software-based embedded systems Proceedings of the 2006 IEEE/ACM/IFIP Workshop on Embedded Systems for Real Time Multimedia, ESTIMEDIA 2006,59-64 2006 英語
T. Ishihara; F. Fallah A way memoization technique for reducing power consumption of caches in application specific integrated processors Proceedings -Design, Automation and Test in Europe, DATE \\'05,I,358-363 2005 英語
T. Ishihara; F. Fallah A cache-defect-aware code placement algorithm for improving the performance of processors IEEE/ACM International Conference on Computer-Aided Design, Digest of Technical Papers, ICCAD,2005,992-998 2005 英語
T. Ishihara; F. Fallah A non-uniform cache architecture for low power system design Proceedings of the International Symposium on Low Power Electronics and Design,363-368 2005 英語
T. Ishihara; H. Yasuura A power reduction technique with object code merging for application specific embedded processors Proceedings -Design, Automation and Test in Europe, DATE,617-623 2000 英語
Koji Inoue; Tohru Ishihara; Kazuaki Murakami Way-predicting set-associative cache for high performance and low energy consumption Proceedings of the International Symposium on Low Power Electronics and Design, Digest of Technical Papers,273-275 1999 英語
H. Tomiyama; T. Ishihara; A. Inoue; H. Yasuura Instruction scheduling for power reduction in processor-based system design Proceedings -Design, Automation and Test in Europe, DATE,855-860 1998 英語
Tohru Ishihara; Hiroto Yasuura Voltage scheduling problem for dynamically variable voltage processors Proceedings of the International Symposium on Low Power Design,197-202 1998 英語
Tohru Ishihara; Hiroto Yasuura Power-Pro: Programmable Power Management Architecture Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC,321-322 1998 英語
Tohru Ishihara; Hiroto Yasuura Basic experimentation on accuracy of power estimation for CMOS VLSI circuits International Symposium on Low Power Electronics and Design, Digest of Technical Papers,117-120 1996 英語

  • <<
  • >>
  • 表示
学会発表等 > 国際学会
(文系研究者の一般的な学会報告の業績は「講演等」を参照してください)
著者名 タイトル 書誌情報等 年月 査読の有無 言語
Toshihiro Takeshita, Tohru Ishihara, Hidetoshi Onodera Guidelines for Effective and Simplified Dynamic Supply and Threshold Voltage Scaling International Symposium on VLSI Design, Automation and Test,1-4 2016/04 英語
J Shiomi, T Ishihara, H Onodera Variability-and correlation-aware logical effort for near-threshold circuit design International Symposium on Quality Electronic Design,18-23 2016/03 英語
Tatsuya Kamakari, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera A Closed-Form Stability Model for Cross-Coupled Inverters Operating in Sub-Threshold Voltage Region 21st Asia and South Pacific Design Automation Conference,691-696 2016/01 英語
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Slew- and Variability-Aware Logical Effort for Near-Threshold Circuit Design International Workshop on Variability Modeling and Charactorization 2015/11 英語
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera An impact of process variation on supply voltage dependence of logic path delay variation International Symposium on VLSI Design,1-4 2015/04 英語
Norihiro Kamae, Islam A. K. M. Mahfuzul, Akira Tsuchiya, Tohru Ishihara, Hidetoshi Onodera Energy reduction by built-in body biasing with single supply voltage operation International Symposium on Quality Electric Design,181-185 2015/03 英語
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera An energy-efficient on-chip memory structure for variability-aware near-threshold operation International Symposium on Quality Electric Design,23-28 2015/03 英語
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera Microarchitectural-level statistical timing models for near-threshold circuit design Asia-South Pacific Design Automation Conference,87-93 2015/01 英語
Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera Design methodology of process variation tolerant D-Flip-Flops for low voltage circuit operation IEEE International System-on-Chip Conference,42-47 2014/09 英語
Tatsuya Kamakari, Shinichi Nishizawa, Tohru Ishihara, Hidetoshi Onodera Variation-aware Flip-Flop energy optimization for ultra low voltage operation IEEE International System-on-Chip Conference,17-22 英語
A.K.M.M. Islam; T. Ishihara; H. Onodera Reconfigurable delay cell for area-efficient implementation of on-chip MOSFET monitor schemes Proceedings of the 2013 IEEE Asian Solid-State Circuits Conference, A-SSCC 2013,125-128 2013 英語

  • <<
  • >>
  • 表示
講演等 > 招待講演
(文系研究者の一般的な学会報告はこの項に収録されております)
タイトル 会合名 開催主体 年月 言語
An Integrated Optical Parallel Adder: A First Step towards Light-Speed Data Path Operation [Invited] International Forum on MPSoC for Software-defined Hardware 2016/07/14 英語
Practical Supply and Threshold Voltage Scaling for Energy Efficient Operation of Microprocessors [Invited] International Forum on Embedded MPSoC and Multicore 2015/07/13 英語
Near-Threshold Computing on Heterogeneous Multicore Architectures [Invited] International Forum on Embedded MPSoC and Multicore 2014/07/10 英語
Power Management Techniques for Energy Harvesting Embedded Systems [Invited] International Forum on Embedded MPSoC and Multicore 2013/07/18 英語
Loop Instruction Caching for Energy-Efficient Embedded Multitasking Systems [Invited] International Forum on Embedded MPSoC and Multicore 2012/07/11 英語
Energy Characterization of Embedded Processors for Software Energy Optimization [Invited] International Forum on Embedded MPSoC and Multicore 2011/07/05 英語
著書等 > 著書
著者名 タイトル 出版社等 年月 言語
石原 亨 Essential Issues in SOC Design: Designing Complex Systems-on-Chip Springer 2006/10
著書等 > 訳書
著者名 タイトル 出版社等 年月 言語
宇佐美公良、池田誠、小林和淑(監訳)、石原亨ほか(訳) ウェスト&ハリス CMOS VLSI回路設計 基礎編 丸善出版 2014/01
特許
発明者名 タイトル 審査の段階 番号 年月
小西 哲平、神山 剛、大久保 信三、稲村 浩、石原 亨、久住 憲嗣、部谷 修平 消費電力分析システムおよびアプリケーション開発ツール 特許登録 特許5787259 2015/08/07
神山 剛、宮沢 祐光、石原 亨、久住 憲嗣、金田 裕介、奥平 拓見 消費電力評価装置、電力係数作成システム、消費電力評価方法及び電力係数作成方法 特許登録 特許5429746 2013/12/13
石原 亨、ファルザン ファラー プロセッサ設計を特徴付けるための方法、装置、論理プログラム及びシステム 特許登録 特許5298444 2013/06/28
石原 亨、ファルザン ファラー キャッシュメモリ、演算処理装置およびキャッシュメモリの制御方法 特許登録 特許5061523 2012/08/17
学術賞等
賞の名称(日本語) 賞の名称(英語) 授与組織名(日本語) 授与組織名(英語) 年月
ISLPED 1st Most Cited Paper Award ISLPED 1st Most Cited Paper Award ACM/IEEE International Symposium on Low Power Electronics and Design ACM/IEEE International Symposium on Low Power Electronics and Design 2015/07/25
優秀論文賞 情報処理学会システムLSI設計技術研究会 IPSJ SIG SLDM 2013/08/21
論文賞 Best Paper Award 電子情報通信学会 IEICE 2013/05/25
外部資金:競争的資金・科学研究費補助金
種別 代表/分担 テーマ(日本語) テーマ(英語) 期間
挑戦的萌芽研究 代表 ニアスレッショルド電圧動作に適したオンチップメモリの研究 (平成26年度分) 2014/04/01〜2016/03/31
基盤研究(B) 代表 環境発電技術を用いた社会に溶け込むコンピューティング基盤の研究 (平成26年度分) 2014/04/01〜2017/03/31
基盤研究(B) 代表 環境発電技術を用いた社会に溶け込むコンピューティング基盤の研究 (平成27年度分) 2015/04/01〜2016/03/31
挑戦的萌芽研究 代表 ニアスレッショルド電圧動作に適したオンチップメモリの研究 (平成27年度分) 2015/04/01〜2016/03/31
外部資金:競争的資金・科学研究費補助金以外
制度名 代表者名 研究課題(日本語) 研究課題(英語) 期間
最先端・次世代研究開発プログラム 石原 亨 環境エネルギーを使用する情報通信機器の組込みプロセッサアーキテクチャとOS制御による最適エネルギー管理技術の開発 A Study on Embedded Processor Architectures and OS-based Power Management Techniques for Environmental Energy-based Systems 2011/02/10〜2014/03/31
総務省 戦略的情報通信研究開発推進事業 石原亨 エネルギーハーベスティングによる真にユビキタスな情報通信基盤の研究開発 2015/07/27〜2016/03/31
担当科目
講義名(日本語) 講義名(英語) 開講期 学部/研究科 期間
組み込み計算機システム Embedded Computer Systems 後期 工学部 2012/04〜2013/03
計算機工学 Computer Hardware Design 後期 工学部 2012/04〜2013/03
集積回路工学 Integraged Circuits Engineering 前期 工学部 2012/04〜2013/03
計算機工学 Computer Hardware Design 後期 工学部 2013/04〜2014/03
電気電子工学実験A Electrical and Electronic Engineering Practice A 前期 工学部 2013/04〜2014/03
電気電子工学実験B Electrical and Electronic Engineering Practice B 後期 工学部 2013/04〜2014/03
電気電子工学実習A Electrical and Electronic Engineering Advanced Practice A 前期 工学部 2013/04〜2014/03
電気電子工学実習B Electrical and Electronic Engineering Advanced Practice B 後期 工学部 2013/04〜2014/03
組み込み計算機システム Embedded Computer Systems 後期 工学部 2013/04〜2014/03
集積回路工学 Integraged Circuits Engineering 前期 工学部 2013/04〜2014/03
System-Level Design Methodology for SoCs System-Level Design Methodology for SoCs 後期 情報学研究科 2013/04〜2014/03
計算機工学 Computer Hardware Design 後期 工学部 2014/04〜2015/03
組み込み計算機システム Embedded Computer Systems 後期 工学部 2014/04〜2015/03
集積回路工学 Integraged Circuits Engineering 前期 工学部 2014/04〜2015/03
System-Level Design Methodology for SoCs System-Level Design Methodology for SoCs 後期 情報学研究科 2014/04〜2015/03
集積システム工学特別セミナー Seminar on Integrated Systems Engineering, Advanced 通年 情報学研究科 2014/04〜2015/03
System-Level Design Methodology for SoCs System-Level Design Methodology for SoCs 後期 情報学研究科 2015/04〜2016/03
組み込み計算機システム Embedded Computer Systems 後期 工学部 2015/04〜2016/03
計算機工学 Computer Hardware Design 後期 工学部 2015/04〜2016/03
集積回路工学 Integraged Circuits Engineering 前期 工学部 2015/04〜2016/03
集積システム工学特別セミナー Seminar on Integrated Systems Engineering, Advanced 通年 情報学研究科 2015/04〜2016/03
System-Level Design Methodology for SoCs System-Level Design Methodology for SoCs 後期 情報学研究科 2016/04〜2017/03
組み込み計算機システム Embedded Computer Systems 後期 工学部 2016/04〜2017/03
計算機工学 Computer Hardware Design 後期 工学部 2016/04〜2017/03
集積回路工学 Integraged Circuits Engineering 前期 工学部 2016/04〜2017/03
集積システム工学特別セミナー Seminar on Integrated Systems Engineering, Advanced 通年 情報学研究科 2016/04〜2017/03
電気電子工学概論 Introducion to Elecrical and Electronic Engineering 後期 工学部 2016/04〜2017/03

  • <<
  • >>
  • 表示
部局運営(役職等)
役職名 期間
図書WG委員 2014/04/01〜2016/03/31
ハラスメント窓口相談員 2014/04/01〜2015/03/31
評価WG委員 2016/04/01〜2017/03/31