廣本 正之

最終更新日時: 2018/05/17 15:33:26

印刷する

氏名(漢字/フリガナ/アルファベット表記)
廣本 正之/ヒロモト マサユキ/Masayuki Hiromoto
所属部署・職名(部局/所属/講座等/職名)
情報学研究科/通信情報システム専攻集積システム工学講座/講師
学部兼担
部局 所属 講座等 職名
工学部
連絡先住所
種別 住所(日本語) 住所(英語)
職場 〒606-8501 京都市左京区吉田本町 Yoshida-hon-machi, Sakyo, Kyoto 606-8501, Japan
連絡先電話番号
種別 番号
職場 075-753-4804
電子メールアドレス
メールアドレス
hiromoto @ i.kyoto-u.ac.jp
所属学会(国内)
学会名(日本語) 学会名(英語)
電子情報通信学会 The Institute of Electronics, Information and Communication Engineers
情報処理学会 Information Processing Society of Japan
所属学会(海外)
学会名(英語) 国名
IEEE アメリカ合衆国
取得学位
学位名(日本語) 学位名(英語) 大学(日本語) 大学(英語) 取得区分
修士(情報学) 京都大学
博士(情報学) 京都大学
出身大学院・研究科等
大学名(日本語) 大学名(英語) 研究科名(日本語) 研究科名(英語) 専攻名(日本語) 専攻名(英語) 修了区分
京都大学 大学院情報学研究科修士課程通信情報システム専攻 修了
京都大学 大学院情報学研究科博士後期課程通信情報システム専攻 修了
出身学校・専攻等
大学名(日本語) 大学名(英語) 学部名(日本語) 学部名(英語) 学科名(日本語) 学科名(英語) 卒業区分
京都大学 工学部電気電子工学科 卒業
出身高等学校
高等学校名 ふりがな
奈良県 東大寺学園高等学校 とうだいじがくえんこうとうがっこう
職歴
期間 組織名(日本語) 組織名(英語) 職名(日本語) 職名(英語)
2008/04/01〜2009/11/30 京都大学 大学院情報学研究科 通信情報システム専攻 Department of Communications and Computer Engineering, Graduate School of informatics, Kyoto University 日本学術振興会 特別研究員(DC1) JSPS Research Fellow (DC1)
2009/12/01〜2010/03/31 京都大学 大学院情報学研究科 通信情報システム専攻 Department of Communications and Computer Engineering, Graduate School of informatics, Kyoto University 日本学術振興会 特別研究員(PD) JSPS Research Fellow (PD)
2010/04/01〜2013/05/31 パナソニック株式会社 Panasonic Corporation 研究開発職 R&D
2013/06/01〜 京都大学 大学院情報学研究科 通信情報システム専攻 Department of Communications and Computer Engineering, Graduate School of informatics, Kyoto University 助教 Assistant Professor
2017/07/01〜 京都大学 大学院情報学研究科 通信情報システム専攻 Department of Communications and Computer Engineering, Graduate School of informatics, Kyoto University 講師 Senior Lecturer
プロフィール
(日本語)
2006年京都大学工学部電気電子工学科卒業。2007年同大学院情報学研究科通信情報システム専攻修士課程修了。2009年同博士後期課程修了。2009年より2010年まで日本学術振興会特別研究員、2010年から2013年までパナソニック株式会社を経て、2013年京都大学大学院情報学研究科助教、2017年同講師、現在に至る。VLSI設計手法、画像処理、パターン認識等に関する研究に従事。博士(情報学)。電子情報通信学会、情報処理学会、IEEE各会員。
(英語)
Masayuki Hiromoto received B.E. degree in Electrical and Electronic Engineering and M.Sc. and Ph.D. degrees in Communications and Computer Engineering from Kyoto University in 2006, 2007 and 2009 respectively. He was a JSPS research fellow from 2009 to 2010, and with Panasonic Corp. from 2010 to 2013. In 2013, he joined the Graduate School of Informatics, Kyoto University, where he is currently a senior lecturer. His research interests include VLSI design methodology, image processing and pattern recognition. He is a member of IEEE, IEICE, and IPSJ.
論文
著者 著者(日本語) 著者(英語) タイトル タイトル(日本語) タイトル(英語) 書誌情報等 出版年月 査読の有無 記述言語 掲載種別 公開
Masayuki Hiromoto, Motoki Yoshinaga, and Takashi Sato Masayuki Hiromoto, Motoki Yoshinaga, and Takashi Sato Masayuki Hiromoto, Motoki Yoshinaga, and Takashi Sato MRO-PUF: Physically Unclonable Function with Enhanced Resistance against Machine Learning Attacks Utilizing Instantaneous Output of Ring Oscillator MRO-PUF: Physically Unclonable Function with Enhanced Resistance against Machine Learning Attacks Utilizing Instantaneous Output of Ring Oscillator MRO-PUF: Physically Unclonable Function with Enhanced Resistance against Machine Learning Attacks Utilizing Instantaneous Output of Ring Oscillator IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E101-A,7 2018/07 英語 公開
Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato Area Efficient Annealing Processor for Ising Model without Random Number Generator Area Efficient Annealing Processor for Ising Model without Random Number Generator Area Efficient Annealing Processor for Ising Model without Random Number Generator IEICE Transactions on Information and Systems,E101-D,2,314-323 2018/02 英語 公開
Michihiro Shintani, Zhaoxing Qin, Kazunori Kuribara, Yasuhiro Ogasahara, Masayuki Hiromoto, and Takashi Sato Michihiro Shintani, Zhaoxing Qin, Kazunori Kuribara, Yasuhiro Ogasahara, Masayuki Hiromoto, and Takashi Sato Michihiro Shintani, Zhaoxing Qin, Kazunori Kuribara, Yasuhiro Ogasahara, Masayuki Hiromoto, and Takashi Sato Mechanically and Electrically Robust Metal-Mask Design for Organic CMOS Circuits Mechanically and Electrically Robust Metal-Mask Design for Organic CMOS Circuits Mechanically and Electrically Robust Metal-Mask Design for Organic CMOS Circuits Japanese Journal of Applied Physics,57,4S 2018/02 英語 公開
Yuya Fujita, Masayuki Hiromoto, and Takashi Sato Yuya Fujita, Masayuki Hiromoto, and Takashi Sato Yuya Fujita, Masayuki Hiromoto, and Takashi Sato PARHELIA: Particle Filter-Based Heart Rate Estimation from Photoplethysmographic Signals During Physical Exercise PARHELIA: Particle Filter-Based Heart Rate Estimation from Photoplethysmographic Signals During Physical Exercise PARHELIA: Particle Filter-Based Heart Rate Estimation from Photoplethysmographic Signals During Physical Exercise IEEE Transactions on Biomedical Engineering,65,1,189-198 2018/01 英語 公開
Rui Zhou, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Rui Zhou, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Rui Zhou, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Modeling of Interelectrode Parasitic Elements of V-Groove SiC MOSFET Modeling of Interelectrode Parasitic Elements of V-Groove SiC MOSFET Modeling of Interelectrode Parasitic Elements of V-Groove SiC MOSFET Nonlinear Theory and Its Applications, IEICE 2018 英語 公開
Satoshi Yamamori, Masayuki Hiromoto, and Takashi Sato Satoshi Yamamori, Masayuki Hiromoto, and Takashi Sato Satoshi Yamamori, Masayuki Hiromoto, and Takashi Sato Efficient Mini-Batch Training on Memristor Neural Network Integrating Gradient Calculation and Weight Update Efficient Mini-Batch Training on Memristor Neural Network Integrating Gradient Calculation and Weight Update Efficient Mini-Batch Training on Memristor Neural Network Integrating Gradient Calculation and Weight Update IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 2018 英語 公開
Yuki Tanaka, Song Bian, Masayuki Hiromoto, and Takashi Sato Yuki Tanaka, Song Bian, Masayuki Hiromoto, and Takashi Sato Yuki Tanaka, Song Bian, Masayuki Hiromoto, and Takashi Sato Coin Flipping PUF: A Novel PUF with Improved Resistance against Machine Learning Attacks Coin Flipping PUF: A Novel PUF with Improved Resistance against Machine Learning Attacks Coin Flipping PUF: A Novel PUF with Improved Resistance against Machine Learning Attacks IEEE Transactions Circuits and Systems II: Express Briefs 2018 英語 公開
Michihiro Shintani, Yohei Nakamura, Kazuki Oishi, Masayuki Hiromoto, Takashi Hikihara, and Takashi Sato Michihiro Shintani, Yohei Nakamura, Kazuki Oishi, Masayuki Hiromoto, Takashi Hikihara, and Takashi Sato Michihiro Shintani, Yohei Nakamura, Kazuki Oishi, Masayuki Hiromoto, Takashi Hikihara, and Takashi Sato Surface-Potential-Based Silicon Carbide Power MOSFET Model for Circuit Simulation Surface-Potential-Based Silicon Carbide Power MOSFET Model for Circuit Simulation Surface-Potential-Based Silicon Carbide Power MOSFET Model for Circuit Simulation IEEE Transactions on Power Electronics 2018 英語 公開
Song Bian, Shumpei Morita, Michihiro Shintani, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Song Bian, Shumpei Morita, Michihiro Shintani, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Song Bian, Shumpei Morita, Michihiro Shintani, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Identification and Application of Invariant Critical Paths under NBTI Degradation Identification and Application of Invariant Critical Paths under NBTI Degradation Identification and Application of Invariant Critical Paths under NBTI Degradation IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E100-A,12,2797-2806 2017/12 英語 公開
Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Utilization of Path-Clustering in Efficient Stress-Control Gate Replacement for NBTI Mitigation Utilization of Path-Clustering in Efficient Stress-Control Gate Replacement for NBTI Mitigation Utilization of Path-Clustering in Efficient Stress-Control Gate Replacement for NBTI Mitigation IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E100-A,7,1464-1472 2017/07 英語 公開
Michihiro Shintani, Yohei Nakamura, Masayuki Hiromoto, Takashi Hikihara, and Takashi Sato Michihiro Shintani, Yohei Nakamura, Masayuki Hiromoto, Takashi Hikihara, and Takashi Sato Michihiro Shintani, Yohei Nakamura, Masayuki Hiromoto, Takashi Hikihara, and Takashi Sato Measurement and Modeling of Gate-Drain Capacitance of Silicon Carbide Vertical Double-Diffused MOSFET Measurement and Modeling of Gate-Drain Capacitance of Silicon Carbide Vertical Double-Diffused MOSFET Measurement and Modeling of Gate-Drain Capacitance of Silicon Carbide Vertical Double-Diffused MOSFET Japanese Journal of Applied Physics,56,45 2017/03 英語 公開
Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Efficient Aging-Aware SRAM Failure Probability Calculation via Particle Filter Based Importance Sampling Efficient Aging-Aware SRAM Failure Probability Calculation via Particle Filter Based Importance Sampling Efficient Aging-Aware SRAM Failure Probability Calculation via Particle Filter Based Importance Sampling IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E99-A,7,1390-1399 2016/07 英語 公開
Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Fast Estimation of NBTI-Induced Delay Degradation Based on Signal Probability Fast Estimation of NBTI-Induced Delay Degradation Based on Signal Probability Fast Estimation of NBTI-Induced Delay Degradation Based on Signal Probability IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E99-A,7,1400-1409 2016/07 英語 公開
Takashi Imagawa, Masayuki Hiromoto, Hiroyuki Ochi, and Takashi Sato Takashi Imagawa, Masayuki Hiromoto, Hiroyuki Ochi, and Takashi Sato Takashi Imagawa, Masayuki Hiromoto, Hiroyuki Ochi, and Takashi Sato An Error Correction Scheme through Time Redundancy for Enhancing Persistent Soft-Error Tolerance of CGRAs An Error Correction Scheme through Time Redundancy for Enhancing Persistent Soft-Error Tolerance of CGRAs An Error Correction Scheme through Time Redundancy for Enhancing Persistent Soft-Error Tolerance of CGRAs IEICE Transactions on Electronics,E98-C,7,741-750 2015/07 英語 公開
Hirofumi Shimizu, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Hirofumi Shimizu, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Hirofumi Shimizu, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Automation of Model Parameter Estimation for Random Telegraph Noise Automation of Model Parameter Estimation for Random Telegraph Noise Automation of Model Parameter Estimation for Random Telegraph Noise IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E97-A,12,2383-2392 2014/12 英語 公開
Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato BTIarray: A Time-Overlapping Transistor Array for Efficient Statistical Characterization of Bias Temperature Instability BTIarray: A Time-Overlapping Transistor Array for Efficient Statistical Characterization of Bias Temperature Instability BTIarray: A Time-Overlapping Transistor Array for Efficient Statistical Characterization of Bias Temperature Instability IEEE Transactions on Device and Materials Reliability,14,3,833-843 2014/09 英語 公開
Takashi Imagawa, Masayuki Hiromoto, Hiroyuki Ochi, and Takashi Sato Takashi Imagawa, Masayuki Hiromoto, Hiroyuki Ochi, and Takashi Sato Takashi Imagawa, Masayuki Hiromoto, Hiroyuki Ochi, and Takashi Sato Reliability Evaluation Environment for Exploring Design Space of Coarse-Grained Reconfigurable Architectures Reliability Evaluation Environment for Exploring Design Space of Coarse-Grained Reconfigurable Architectures Reliability Evaluation Environment for Exploring Design Space of Coarse-Grained Reconfigurable Architectures IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E93-A,12,2524-2532 2010/12 英語 公開
廣本 正之, 筒井 弘, 越智 裕之, 小佐野 智之, 石川 憲洋, 中村 行宏 廣本 正之, 筒井 弘, 越智 裕之, 小佐野 智之, 石川 憲洋, 中村 行宏 Masayuki Hiromoto, Hiroshi Tsutsui, Hiroyuki Ochi, Tomoyuki Osano, Norihiro Ishikawa, and Yukihiro Nakamura メディアストリーミングにおける高速移動通信網に適した動的符号化レート制御手法 メディアストリーミングにおける高速移動通信網に適した動的符号化レート制御手法 Media Streaming System with Dynamic Rate Control for High Speed Mobile Networks 情報処理学会論文誌,50,10,2532-2542 2009/10 日本語 公開
Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura An Asynchronous IEEE-754-Standard Single-Precision Floating-Point Divider for FPGA An Asynchronous IEEE-754-Standard Single-Precision Floating-Point Divider for FPGA An Asynchronous IEEE-754-Standard Single-Precision Floating-Point Divider for FPGA IPSJ Transactions on System LSI Design Methodology,2,103-113 2009/02 英語 公開
Masayuki Hiromoto, Hiroki Sugano, and Ryusuke Miyamoto Masayuki Hiromoto, Hiroki Sugano, and Ryusuke Miyamoto Masayuki Hiromoto, Hiroki Sugano, and Ryusuke Miyamoto Partially Parallel Architecture for AdaBoost-Based Detection with Haar-Like Features Partially Parallel Architecture for AdaBoost-Based Detection with Haar-Like Features Partially Parallel Architecture for AdaBoost-Based Detection with Haar-Like Features IEEE Transactions on Circuits and Systems for Video Technology,19,1,41-52 2009/01 英語 公開

  • <<
  • >>
  • 表示
タイトル言語:
Misc
著者 著者(日本語) 著者(英語) タイトル タイトル(日本語) タイトル(英語) 書誌情報等 出版年月 査読の有無 記述言語 掲載種別 公開
Yuya Fujita, Masayuki Hiromoto, and Takashi Sato Yuya Fujita, Masayuki Hiromoto, and Takashi Sato Yuya Fujita, Masayuki Hiromoto, and Takashi Sato Fast and Robust Heart Rate Estimation from Videos Through Dynamic Region Selection Fast and Robust Heart Rate Estimation from Videos Through Dynamic Region Selection Fast and Robust Heart Rate Estimation from Videos Through Dynamic Region Selection Proc. of Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC) 2018/07 英語 公開
Song Bian, Masayuki Hiromoto, and Takashi Sato Song Bian, Masayuki Hiromoto, and Takashi Sato Song Bian, Masayuki Hiromoto, and Takashi Sato DWE: Decrypting Learning with Errors with Errors DWE: Decrypting Learning with Errors with Errors DWE: Decrypting Learning with Errors with Errors Proc. of ACM/IEEE Design Automation Conference (DAC) 2018/06 英語 公開
Michihiro Shintani, Benjamin Dauphin, Kazuki Oishi, Masayuki Hiromoto, and Takashi Sato Michihiro Shintani, Benjamin Dauphin, Kazuki Oishi, Masayuki Hiromoto, and Takashi Sato Michihiro Shintani, Benjamin Dauphin, Kazuki Oishi, Masayuki Hiromoto, and Takashi Sato Plotter-Based Automatic Measurements and Statistical Characterization of Multiple Discrete Power Devices Plotter-Based Automatic Measurements and Statistical Characterization of Multiple Discrete Power Devices Plotter-Based Automatic Measurements and Statistical Characterization of Multiple Discrete Power Devices Proc. of International Power Electronics Conference (IPEC2018) 2018/05 英語 公開
Yuki Tanaka, Song Bian, Masayuki Hiromoto, and Takashi Sato Yuki Tanaka, Song Bian, Masayuki Hiromoto, and Takashi Sato Yuki Tanaka, Song Bian, Masayuki Hiromoto, and Takashi Sato Coin Flipping PUF: A New PUF with Improved Resistance against Machine Learning Attacks Coin Flipping PUF: A New PUF with Improved Resistance against Machine Learning Attacks Coin Flipping PUF: A New PUF with Improved Resistance against Machine Learning Attacks Proc. of IEEE International Symposium on Circuits and Systems (ISCAS) 2018/05 英語 公開
松本 章吾, 業天 英範, 廣本 正之, 佐藤 高史 松本 章吾, 業天 英範, 廣本 正之, 佐藤 高史 多ビットの相互作用をもつ全接続イジングモデルのためのRRAMアニーリングプロセッサ 多ビットの相互作用をもつ全接続イジングモデルのためのRRAMアニーリングプロセッサ 第31回 回路とシステムワークショップ 2018/05 日本語 公開
三宅 哲史, 廣本 正之, 佐藤 高史 三宅 哲史, 廣本 正之, 佐藤 高史 畳み込みニューラルネットワークの周波数領域学習による演算量削減 畳み込みニューラルネットワークの周波数領域学習による演算量削減 第31回 回路とシステムワークショップ 2018/05 日本語 公開
齊藤 成晃, 廣本 正之, 佐藤 高史 齊藤 成晃, 廣本 正之, 佐藤 高史 有機トランジスタによるBuskeeper PUFの試作と連続測定のためのリセット回路の検討 有機トランジスタによるBuskeeper PUFの試作と連続測定のためのリセット回路の検討 第31回 回路とシステムワークショップ 2018/05 日本語 公開
Shogo Matsumoto, Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato Shogo Matsumoto, Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato Shogo Matsumoto, Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato RRAM/CMOS-Hybrid Architecture of Annealing Processor for Fully Connected Ising Model RRAM/CMOS-Hybrid Architecture of Annealing Processor for Fully Connected Ising Model RRAM/CMOS-Hybrid Architecture of Annealing Processor for Fully Connected Ising Model Proc. of International Memory Workshop (IMW) 2018/05 英語 公開
Yuya Fujita, Masayuki Hiromoto, and Takashi Sato Yuya Fujita, Masayuki Hiromoto, and Takashi Sato Yuya Fujita, Masayuki Hiromoto, and Takashi Sato Heart Rate Estimation from Facial Videos by Adaptive Region Selection Utilizing Machine Learning Heart Rate Estimation from Facial Videos by Adaptive Region Selection Utilizing Machine Learning Heart Rate Estimation from Facial Videos by Adaptive Region Selection Utilizing Machine Learning Proc. of IEEE Conference Biomedical and Health Informatics (BHI2018) 2018/03 英語 公開
Takashi Sato, Kazuki Oishi, Masayuki Hiromoto, and Michihiro Shintani Takashi Sato, Kazuki Oishi, Masayuki Hiromoto, and Michihiro Shintani Takashi Sato, Kazuki Oishi, Masayuki Hiromoto, and Michihiro Shintani Electrical and Thermal Characterization of SiC Power MOSFET Electrical and Thermal Characterization of SiC Power MOSFET Electrical and Thermal Characterization of SiC Power MOSFET Proc. of China Semiconductor Technology International Conference (CSTIC) 2018/03 英語 公開
Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Efficient Parameter-Extraction of Spice Compact Model through Automatic Differentiation Efficient Parameter-Extraction of Spice Compact Model through Automatic Differentiation Efficient Parameter-Extraction of Spice Compact Model through Automatic Differentiation Proc. of International Conference on Microelectronic Test Structures (ICMTS),35-42 2018/03 英語 公開
Zuitoku Shin, Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Zuitoku Shin, Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Zuitoku Shin, Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato A Study on NBTI-Induced Delay Degradation Considering Stress Frequency Dependence A Study on NBTI-Induced Delay Degradation Considering Stress Frequency Dependence A Study on NBTI-Induced Delay Degradation Considering Stress Frequency Dependence Proc. of International Symposium on Quality Electronic Design (ISQED) 2018/03 英語 公開
Yuki Tanaka, Song Bian, Masayuki Hiromoto, and Takashi Sato Yuki Tanaka, Song Bian, Masayuki Hiromoto, and Takashi Sato Yuki Tanaka, Song Bian, Masayuki Hiromoto, and Takashi Sato A PUF Based on the Instantaneous Response of Ring Oscillator Determined by the Convergence Time of Bistable Ring A PUF Based on the Instantaneous Response of Ring Oscillator Determined by the Convergence Time of Bistable Ring A PUF Based on the Instantaneous Response of Ring Oscillator Determined by the Convergence Time of Bistable Ring Proc. of the 21st Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2018) 2018/03 英語 公開
Zuitoku Shin, Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Zuitoku Shin, Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Zuitoku Shin, Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Comparative Study of Delay Degradation Caused by NBTI Considering Stress Frequency Dependence Comparative Study of Delay Degradation Caused by NBTI Considering Stress Frequency Dependence Comparative Study of Delay Degradation Caused by NBTI Considering Stress Frequency Dependence Proc. of the 21st Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2018) 2018/03 英語 公開
Shogo Matsumoto, Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato Shogo Matsumoto, Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato Shogo Matsumoto, Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato A Feasibility Study of Annealing Processor for Fully-Connected Ising Model Based on Memristor/CMOS Hybrid Architecture A Feasibility Study of Annealing Processor for Fully-Connected Ising Model Based on Memristor/CMOS Hybrid Architecture A Feasibility Study of Annealing Processor for Fully-Connected Ising Model Based on Memristor/CMOS Hybrid Architecture Proc. of the 21st Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2018) 2018/03 英語 公開
Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Efficient Exploration of Worst Case Workload and Timing Degradation under NBTI Efficient Exploration of Worst Case Workload and Timing Degradation under NBTI Efficient Exploration of Worst Case Workload and Timing Degradation under NBTI Proc. of Asia and South Pacific Design Automation Conference (ASP-DAC),631-636 2018/01 英語 公開
氏家 隆之, 廣本 正之, 佐藤 高史 氏家 隆之, 廣本 正之, 佐藤 高史 動画像コーデックにおける動きベクトルを用いたCNN物体検出の負荷緩和 動画像コーデックにおける動きベクトルを用いたCNN物体検出の負荷緩和 情報処理学会研究報告,2018-CVIM-210,4,1-8 2018/01 日本語 公開
田中 悠貴, 辺 松, 廣本 正之, 佐藤 高史 田中 悠貴, 辺 松, 廣本 正之, 佐藤 高史 Yuki Tanaka, Song Bian, Masayuki Hiromoto, and Takashi Sato 双安定リング回路の収束時間により瞬時値応答を得る発振回路PUF 双安定リング回路の収束時間により瞬時値応答を得る発振回路PUF A PUF Based on the Instantaneous Responce of Ring Oscillator Determined by the Convergence Time of Bistable Ring Oscillator Circuit 電子情報通信学会技術研究報告(デザインガイア2017 -VLSI設計の新しい大地-),117,273,79-84 2017/11 日本語 公開
佐藤 高史, 大石 一輝, 廣本 正之, 新谷 道広 佐藤 高史, 大石 一輝, 廣本 正之, 新谷 道広 Takashi Sato, Kazuki Oishi, Masayuki Hiromoto, and Michihiro Shintani (招待) SiCパワーMOSFETの特性測定とモデル化 (招待) SiCパワーMOSFETの特性測定とモデル化 Characterization and Modeling of SiC Power MOSFET (invited) 電子情報通信学会技術研究報告(シリコン材料・デバイス研究会),117,290,21-26 2017/11 日本語 公開
大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史 大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史 汎用ゲートドライバICを利用したパワーMOSFETの3レベルアクティブゲート駆動回路 汎用ゲートドライバICを利用したパワーMOSFETの3レベルアクティブゲート駆動回路 電気学会研究会資料(半導体電力変換回路研究会),93-98 2017/11 日本語 公開
Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Parameter Extraction for MOSFET Current Model Using Backward Propagation of Errors Parameter Extraction for MOSFET Current Model Using Backward Propagation of Errors Parameter Extraction for MOSFET Current Model Using Backward Propagation of Errors Proc. of IEEE/ACM Workshop on Variability Modeling and Characterization (VMC) 2017/11 英語 公開
Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, Masayuki Hiromoto, and Takashi Sato Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, Masayuki Hiromoto, and Takashi Sato Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, Masayuki Hiromoto, and Takashi Sato A Design-Analysis Flow Considering Mechanical Stability of Metal Masks for Organic CMOS Circuits A Design-Analysis Flow Considering Mechanical Stability of Metal Masks for Organic CMOS Circuits A Design-Analysis Flow Considering Mechanical Stability of Metal Masks for Organic CMOS Circuits Proc. of International Conference on Solid Devices and Materials (SSDM),91-92 2017/09 英語 公開
Zhaoxing Qin, 新谷 道広, 栗原 一徳, 小笠原 泰弘, 廣本 正之, 佐藤 高史 Zhaoxing Qin, 新谷 道広, 栗原 一徳, 小笠原 泰弘, 廣本 正之, 佐藤 高史 Zhaoxing Qin, 新谷 道広, 栗原 一徳, 小笠原 泰弘, 廣本 正之, 佐藤 高史 有機トランジスタCMOS回路製造のためのメタルマスクの要素設計ルールに関する一検討 有機トランジスタCMOS回路製造のためのメタルマスクの要素設計ルールに関する一検討 A Study on Design Rules of Metal Mask Considering Manufacturability of Organic CMOS Circuits 電子情報通信学会ソサイエティ大会,52-52 2017/09 日本語 公開
辺 松, 廣本 正之, 佐藤 高史 辺 松, 廣本 正之, 佐藤 高史 準同型暗号によるセキュア連想メモリ 準同型暗号によるセキュア連想メモリ 情報処理学会DAシンポジウム2017,133-138 2017/08 日本語 公開
ドーファン ベンジャミン, 大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史 ドーファン ベンジャミン, 大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史 特性曲線を特徴ベクトルとした機械学習によるパワーデバイスの個体識別 特性曲線を特徴ベクトルとした機械学習によるパワーデバイスの個体識別 電気学会研究会資料(半導体電力変換回路研究会),19-24 2017/07 日本語 公開
Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato LSTA: Learning-Based Static Timing Analysis for High-Dimensional Correlated On-Chip Variations LSTA: Learning-Based Static Timing Analysis for High-Dimensional Correlated On-Chip Variations LSTA: Learning-Based Static Timing Analysis for High-Dimensional Correlated On-Chip Variations Proc. of ACM/IEEE Design Automation Conference (DAC) 2017/06 英語 公開
ドーファン ベンジャミン, 大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史 ドーファン ベンジャミン, 大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史 プロッタを利用したディスクリートパワーデバイスの自動測定装置 プロッタを利用したディスクリートパワーデバイスの自動測定装置 電気学会研究会資料(半導体電力変換回路研究会),19-24 2017/06 日本語 公開
佐藤 高史, 大石 一輝, 新谷 道広, 廣本 正之 佐藤 高史, 大石 一輝, 新谷 道広, 廣本 正之 (招待) 回路シミュレーションによる電力変換回路の熱・電気連成解析を目指して−自己発熱を考慮したパワーMOSFETのモデリング− (招待) 回路シミュレーションによる電力変換回路の熱・電気連成解析を目指して−自己発熱を考慮したパワーMOSFETのモデリング− 第30回 回路とシステムワークショップ,99-104 2017/05 日本語 公開
大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史 大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史 特性測定に基づくパワーデバイスの自己発熱モデルを利用した電力変換回路の電気・熱連成解析 特性測定に基づくパワーデバイスの自己発熱モデルを利用した電力変換回路の電気・熱連成解析 第30回 回路とシステムワークショップ,105-110 2017/05 日本語 公開
新 瑞徳, 森田 俊平, 新谷 道広, 廣本 正之, 佐藤 高史 新 瑞徳, 森田 俊平, 新谷 道広, 廣本 正之, 佐藤 高史 トランジスタ劣化の永続・回復可能成分を考慮したしきい値電圧変動の時間依存モデル トランジスタ劣化の永続・回復可能成分を考慮したしきい値電圧変動の時間依存モデル 第30回 回路とシステムワークショップ,208-213 2017/05 日本語 公開
Michihiro Shintani, Kazuki Oishi, Rui Zhou, Masayuki Hiromoto, and Takashi Sato Michihiro Shintani, Kazuki Oishi, Rui Zhou, Masayuki Hiromoto, and Takashi Sato Michihiro Shintani, Kazuki Oishi, Rui Zhou, Masayuki Hiromoto, and Takashi Sato Device Identification from Mixture of Measurable Characteristics Device Identification from Mixture of Measurable Characteristics Device Identification from Mixture of Measurable Characteristics Proc. of the 32nd Annual IEEE Applied Power Electronics Conference & Exposition (APEC),1001-1006 2017/03 英語 公開
Song Bian, Masayuki Hiromoto, and Takashi Sato Song Bian, Masayuki Hiromoto, and Takashi Sato Song Bian, Masayuki Hiromoto, and Takashi Sato SCAM: Secured Content Addressable Memory Based on Homomorphic Encryption SCAM: Secured Content Addressable Memory Based on Homomorphic Encryption SCAM: Secured Content Addressable Memory Based on Homomorphic Encryption Proc. of Design, Automation & Test in Europe (DATE),984-989 2017/03 英語 公開
Kazuki Oishi, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Kazuki Oishi, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Kazuki Oishi, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Input Capacitance Determination of Power MOSFETs from Switching Trajectories Input Capacitance Determination of Power MOSFETs from Switching Trajectories Input Capacitance Determination of Power MOSFETs from Switching Trajectories Proc. of International Conference on Microelectronic Test Structures (ICMTS),87-92 2017/03 英語 公開
Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Comparative Study of Path Selection and Objective Function in Replacing NBTI Mitigation Logic Comparative Study of Path Selection and Objective Function in Replacing NBTI Mitigation Logic Comparative Study of Path Selection and Objective Function in Replacing NBTI Mitigation Logic Proc. of International Symposium on Quality Electronic Design (ISQED),426-431 2017/03 英語 公開
小西 慧, 廣本 正之, 佐藤 高史 小西 慧, 廣本 正之, 佐藤 高史 Satoshi Konishi, Masayuki Hiromoto, and Takashi Sato 動画のフレーム間相関を利用した圧縮センシングの高速復元手法 動画のフレーム間相関を利用した圧縮センシングの高速復元手法 A Fast Reconstruction Method for Compressed Sensing of Videos Utilizing Inter-Frame Correlation 電子情報通信学会技術研究報告(スマートインフォメディアシステム研究会),116,482,77-82 2017/03 日本語 公開
岡本 浩尚, 業天 英範, 廣本 正之, 佐藤 高史 岡本 浩尚, 業天 英範, 廣本 正之, 佐藤 高史 Hironao Okamoto, Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato イジングモデルのソフトウェア実装による最大カット問題の求解性能評価 イジングモデルのソフトウェア実装による最大カット問題の求解性能評価 Performance Evaluation of Software-Implemented Ising Model on Solving Max-Cut Problems 電子情報通信学会総合大会 基礎・境界講演論文集,25-25 2017/03 日本語 公開
業天 英範, 廣本 正之, 佐藤 高史 業天 英範, 廣本 正之, 佐藤 高史 Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato イジングモデルのFPGA実装とそれを用いたスピン更新方法の検討 イジングモデルのFPGA実装とそれを用いたスピン更新方法の検討 A Comparative Study on Spin Update Methods Using Ising Model Implemented on an FPGA 電子情報通信学会総合大会 基礎・境界講演論文集,26-26 2017/03 日本語 公開
藤田 雄也, 廣本 正之, 佐藤 高史 藤田 雄也, 廣本 正之, 佐藤 高史 Yuya Fujita, Masayuki Hiromoto, and Takashi Sato 手の動画像からの心拍間隔推定に関する一検討 手の動画像からの心拍間隔推定に関する一検討 A Study on Interbeat Interval Estimation from Hand Video Images 電子情報通信学会総合大会 通信講演論文集,555-555 2017/03 日本語 公開
Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Efficient Circuit Failure Probability Calculation Along Product Lifetime Considering Device Aging Efficient Circuit Failure Probability Calculation Along Product Lifetime Considering Device Aging Efficient Circuit Failure Probability Calculation Along Product Lifetime Considering Device Aging 22nd Asia and South Pacific Design Automation Conference (ASP-DAC 2017),93-98 2017/01 英語 公開
氏家 隆之, 廣本 正之, 佐藤 高史 氏家 隆之, 廣本 正之, 佐藤 高史 演算簡略化手法評価のための畳み込みニューラルネットワークのFPGA実装 演算簡略化手法評価のための畳み込みニューラルネットワークのFPGA実装 第42回パルテノン研究会,51-56 2016/12 日本語 公開
業天 英範, 廣本 正之, 佐藤 高史 業天 英範, 廣本 正之, 佐藤 高史 イジングモデルのFPGA実装による最大カット問題の求解速度評価 イジングモデルのFPGA実装による最大カット問題の求解速度評価 第42回パルテノン研究会,57-62 2016/12 日本語 公開
Rui Zhou, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Rui Zhou, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Rui Zhou, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato A Charge-Based SiC Power MOSFET Model Considering On-State Resistance A Charge-Based SiC Power MOSFET Model Considering On-State Resistance A Charge-Based SiC Power MOSFET Model Considering On-State Resistance Proc. of International Symposium on Nonlinear Theory and Its Applications (NOLTA),177-180 2016/11 英語 公開
Michihiro Shintani, Kazuki Oishi, Rui Zhou, Masayuki Hiromoto, and Takashi Sato Michihiro Shintani, Kazuki Oishi, Rui Zhou, Masayuki Hiromoto, and Takashi Sato Michihiro Shintani, Kazuki Oishi, Rui Zhou, Masayuki Hiromoto, and Takashi Sato A Circuit Simulation Model for V-Groove SiC Power MOSFET A Circuit Simulation Model for V-Groove SiC Power MOSFET A Circuit Simulation Model for V-Groove SiC Power MOSFET Proc. of the 4th IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA),286-290 2016/11 英語 公開
Kazuki Oishi, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Kazuki Oishi, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Kazuki Oishi, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Identifications of Thermal Equivalent Circuit for Power MOSFETs through In-Situ Channel Temperature Estimation Identifications of Thermal Equivalent Circuit for Power MOSFETs through In-Situ Channel Temperature Estimation Identifications of Thermal Equivalent Circuit for Power MOSFETs through In-Situ Channel Temperature Estimation Proc. of the 4th IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA),308-313 2016/11 英語 公開
Michihiro Shintani, Kazuki Oishi, Rui Zhou, Masayuki Hiromoto, and Takashi Sato Michihiro Shintani, Kazuki Oishi, Rui Zhou, Masayuki Hiromoto, and Takashi Sato Michihiro Shintani, Kazuki Oishi, Rui Zhou, Masayuki Hiromoto, and Takashi Sato Unique Device Identification Framework for Power MOSFETs Using Inherent Device Variation Unique Device Identification Framework for Power MOSFETs Using Inherent Device Variation Unique Device Identification Framework for Power MOSFETs Using Inherent Device Variation Proc. of IEEE/ACM Workshop on Variability Modeling and Characterization (VMC) 2016/11 英語 公開
Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Representative Path Approach for Time-Efficient NBTI Mitigation Logic Replacement Representative Path Approach for Time-Efficient NBTI Mitigation Logic Replacement Representative Path Approach for Time-Efficient NBTI Mitigation Logic Replacement Proc. of IEEE/ACM Workshop on Variability Modeling and Characterization (VMC) 2016/11 英語 公開
大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史 大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史 スイッチング波形を利用したパワーMOSFETの入力容量測定とモデル化 スイッチング波形を利用したパワーMOSFETの入力容量測定とモデル化 電気学会研究会資料,75-80 2016/11 日本語 公開
Song Bian, Michihiro Shintani, Zheng Wang, Masayuki Hiromoto, Anupam Chattopadhyay, and Takashi Sato Song Bian, Michihiro Shintani, Zheng Wang, Masayuki Hiromoto, Anupam Chattopadhyay, and Takashi Sato Song Bian, Michihiro Shintani, Zheng Wang, Masayuki Hiromoto, Anupam Chattopadhyay, and Takashi Sato Runtime NBTI Mitigation for Processor Lifespan Extension via Selective Node Control Runtime NBTI Mitigation for Processor Lifespan Extension via Selective Node Control Runtime NBTI Mitigation for Processor Lifespan Extension via Selective Node Control Proc. of IEEE Asian Test Symposium (ATS),234-239 2016/11 英語 公開
Kazuki Oishi, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Kazuki Oishi, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Kazuki Oishi, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Thermal Circuit Identification of Power MOSFETs through In-Situ Channel Temperature Measurement Thermal Circuit Identification of Power MOSFETs through In-Situ Channel Temperature Measurement Thermal Circuit Identification of Power MOSFETs through In-Situ Channel Temperature Measurement Proc. of the 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2016),242-247 2016/10 英語 公開
Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Path Grouping Approach for Efficient Candidate Selection of Replacing NBTI Mitigation Logic Path Grouping Approach for Efficient Candidate Selection of Replacing NBTI Mitigation Logic Path Grouping Approach for Efficient Candidate Selection of Replacing NBTI Mitigation Logic Proc. of the 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2016),225-230 2016/10 英語 公開
Takayuki Ujiie, Masayuki Hiromoto, and Takashi Sato Takayuki Ujiie, Masayuki Hiromoto, and Takashi Sato Takayuki Ujiie, Masayuki Hiromoto, and Takashi Sato Hardware Accelerator of Convolutional Neural Network for Image Recognition and its Performance Evaluation Platform Hardware Accelerator of Convolutional Neural Network for Image Recognition and its Performance Evaluation Platform Hardware Accelerator of Convolutional Neural Network for Image Recognition and its Performance Evaluation Platform Proc. of the 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2016),16-17 2016/10 英語 公開
辺 松, 新谷 道広, 廣本 正之, 佐藤 高史 辺 松, 新谷 道広, 廣本 正之, 佐藤 高史 機械学習による経年劣化タイミング解析手法 機械学習による経年劣化タイミング解析手法 情報処理学会DAシンポジウム2016,44-49 2016/09 日本語 公開
Michihiro Shintani, Yohei Nakamura, Masayuki Hiromoto, Takashi Hikihara, and Takashi Sato Michihiro Shintani, Yohei Nakamura, Masayuki Hiromoto, Takashi Hikihara, and Takashi Sato Michihiro Shintani, Yohei Nakamura, Masayuki Hiromoto, Takashi Hikihara, and Takashi Sato A Surface-Potential-Based Reverse-Transfer Capacitance Model for Vertical SiC DMOSFET A Surface-Potential-Based Reverse-Transfer Capacitance Model for Vertical SiC DMOSFET A Surface-Potential-Based Reverse-Transfer Capacitance Model for Vertical SiC DMOSFET Proc. of International Conference on Solid Devices and Materials (SSDM),993-994 2016/09 英語 公開
大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史 大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史 Kazuki Oishi, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato PWM電力制御によるパワーデバイスの熱伝達特性測定 PWM電力制御によるパワーデバイスの熱伝達特性測定 Thermal Characteristics Measurement of Power Devices Using PWM Control of Power Dissipation 電子情報通信学会ソサイエティ大会,35-35 2016/09 日本語 公開
新谷 道広, 大石 一輝, 周 瑞, 廣本 正之, 佐藤 高史 新谷 道広, 大石 一輝, 周 瑞, 廣本 正之, 佐藤 高史 Michihiro Shintani, Kazuki Oishi, Rui Zhou, Masayuki Hiromoto, and Takashi Sato V溝構造SiCパワーMOSFETの静特性モデル化に関する一考察 V溝構造SiCパワーMOSFETの静特性モデル化に関する一考察 A Study on Modeling of Static Characteristics for V-Groove SiC Power MOSFET 電子情報通信学会ソサイエティ大会,36-36 2016/09 日本語 公開
藤田 雄也, 廣本 正之, 佐藤 高史 藤田 雄也, 廣本 正之, 佐藤 高史 Yuya Fujita, Masayuki Hiromoto, and Takashi Sato 顔と手の連続静止画からの脈波伝播時間推定に関する一検討 顔と手の連続静止画からの脈波伝播時間推定に関する一検討 A Study on the Estimation of Pulse Transit Time from Face and Hand Video Images 電子情報通信学会ソサイエティ大会,431-431 2016/09 日本語 公開
山森 聡, 廣本 正之, 佐藤 高史 山森 聡, 廣本 正之, 佐藤 高史 Satoshi Yamamori, Masayuki Hiromoto, and Takashi Sato ばらつきを考慮したメモリスタモデルによるニューラルネットワークの学習収束性の評価 ばらつきを考慮したメモリスタモデルによるニューラルネットワークの学習収束性の評価 Evaluation for Convergence of Neural Networks Using a Variation-Aware Memristor Model 電子情報通信学会ソサイエティ大会,85-85 2016/09 日本語 公開
三宅 哲史, 氏家 隆之, 廣本 正之, 佐藤 高史 三宅 哲史, 氏家 隆之, 廣本 正之, 佐藤 高史 Satoshi Miyake, Takayuki Ujiie, Masayuki Hiromoto, and Takashi Sato Binarized Neural Networkを用いた画像認識ハードウェアの消費エネルギー評価 Binarized Neural Networkを用いた画像認識ハードウェアの消費エネルギー評価 Energy Consumption Evaluation of Image Recognition Hardware Using Binarized Neural Network 電子情報通信学会ソサイエティ大会,64-64 2016/09 日本語 公開
忻 瑞徳, 森田 俊平, 新谷 道広, 廣本 正之, 佐藤 高史 忻 瑞徳, 森田 俊平, 新谷 道広, 廣本 正之, 佐藤 高史 Zuitoku Shin, Shumpei Morita, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato NBTIによるしきい値電圧変動のストレス確率依存性の評価 NBTIによるしきい値電圧変動のストレス確率依存性の評価 Experimental Study of Threshold Voltage Change Due to NBTI Stress Probability 電子情報通信学会ソサイエティ大会,65-65 2016/09 日本語 公開
田中 悠貴, 吉永 幹, 廣本 正之, 佐藤 高史 田中 悠貴, 吉永 幹, 廣本 正之, 佐藤 高史 Yuki Tanaka, Motoki Yoshinaga, Masayuki Hiromoto, and Takashi Sato しきい値電圧ばらつきによるBistable Ring PUFの応答予測 しきい値電圧ばらつきによるBistable Ring PUFの応答予測 Response Prediction of Bistable Ring PUF Based on Threshold Voltage Variation 電子情報通信学会ソサイエティ大会,66-66 2016/09 日本語 公開
齊藤 成晃, 新谷 道広, 小笠原 泰弘, 廣本 正之, 佐藤 高史 齊藤 成晃, 新谷 道広, 小笠原 泰弘, 廣本 正之, 佐藤 高史 Michiaki Saito, Michihiro Shintani, Yasuhiro Ogasahara, Masayuki Hiromoto, and Takashi Sato 有機トランジスタにおける漏れ電流特性のモデル化 有機トランジスタにおける漏れ電流特性のモデル化 Modeling of Leakage Current Characteristic for Organic MOSFET 電子情報通信学会ソサイエティ大会,94-94 2016/09 日本語 公開
Takayuki Ujiie, Masayuki Hiromoto, and Takashi Sato Takayuki Ujiie, Masayuki Hiromoto, and Takashi Sato Takayuki Ujiie, Masayuki Hiromoto, and Takashi Sato Approximated Prediction Strategy for Reducing Power Consumption of Convolutional Neural Network Processor Approximated Prediction Strategy for Reducing Power Consumption of Convolutional Neural Network Processor Approximated Prediction Strategy for Reducing Power Consumption of Convolutional Neural Network Processor Proc. of IEEE Conference on Computer Vision and Pattern Recognition Workshops (CVPRW),870-876 2016/07 英語 公開
Motoki Yoshinaga, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Motoki Yoshinaga, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Motoki Yoshinaga, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Physically Unclonable Function Using RTN-Induced Delay Fluctuation in Ring Oscillators Physically Unclonable Function Using RTN-Induced Delay Fluctuation in Ring Oscillators Physically Unclonable Function Using RTN-Induced Delay Fluctuation in Ring Oscillators Proc. of IEEE International Symposium on Circuits and Systems (ISCAS),2619-2622 2016/05 英語 公開
Song Bian, Michihiro Shintani, Shumpei Morita, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Song Bian, Michihiro Shintani, Shumpei Morita, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Song Bian, Michihiro Shintani, Shumpei Morita, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Workload-Aware Worst Path Analysis of Processor-Scale NBTI Degradation Workload-Aware Worst Path Analysis of Processor-Scale NBTI Degradation Workload-Aware Worst Path Analysis of Processor-Scale NBTI Degradation Proc. of Great Lakes Symposium on VLSI (GLSVLSI),203-208 2016/05 英語 公開
氏家 隆之, 廣本 正之, 佐藤 高史 氏家 隆之, 廣本 正之, 佐藤 高史 近似的予測戦略に基づく畳み込みニューラルネットワークプロセッサの低電力化 近似的予測戦略に基づく畳み込みニューラルネットワークプロセッサの低電力化 第29回 回路とシステムワークショップ,13-18 2016/05 日本語 公開
辺 松, 新谷 道広, 森田 俊平, 粟野 皓光, 廣本 正之, 佐藤 高史 辺 松, 新谷 道広, 森田 俊平, 粟野 皓光, 廣本 正之, 佐藤 高史 信号確率伝播に基づいた プロセッサのためのNBTI起因最大遅延パスの抽出 信号確率伝播に基づいた プロセッサのためのNBTI起因最大遅延パスの抽出 第29回 回路とシステムワークショップ,30-35 2016/05 日本語 公開
森田 俊平, 辺 松, 新谷 道広, 廣本 正之, 佐藤 高史 森田 俊平, 辺 松, 新谷 道広, 廣本 正之, 佐藤 高史 代表パス抽出による劣化緩和セル置換箇所の高速な選択手法 代表パス抽出による劣化緩和セル置換箇所の高速な選択手法 第29回 回路とシステムワークショップ,36-41 2016/05 日本語 公開
大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史 大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史 パッケージの熱伝達特性推定に基づく自己発熱考慮パワーMOSFETモデル パッケージの熱伝達特性推定に基づく自己発熱考慮パワーMOSFETモデル 第29回 回路とシステムワークショップ,273-278 2016/05 日本語 公開
周 瑞, 新谷 道広, 廣本 正之, 佐藤 高史 周 瑞, 新谷 道広, 廣本 正之, 佐藤 高史 ゲート電圧依存性を考慮した縦型SiCパワーMOSFETのボディダイオードモデル ゲート電圧依存性を考慮した縦型SiCパワーMOSFETのボディダイオードモデル 第29回 回路とシステムワークショップ,279-284 2016/05 日本語 公開
藤田 雄也, 廣本 正之, 佐藤 高史 藤田 雄也, 廣本 正之, 佐藤 高史 粒子フィルタを用いた光電脈波信号からの運動時心拍数推定手法 粒子フィルタを用いた光電脈波信号からの運動時心拍数推定手法 第29回 回路とシステムワークショップ,351-356 2016/05 日本語 公開
Song Bian, Michihiro Shintani, Shumpei Morita, Masayuki Hiromoto, and Takashi Sato Song Bian, Michihiro Shintani, Shumpei Morita, Masayuki Hiromoto, and Takashi Sato Song Bian, Michihiro Shintani, Shumpei Morita, Masayuki Hiromoto, and Takashi Sato Nonlinear Delay-Table Approach for Full-Chip NBTI Degradation Prediction Nonlinear Delay-Table Approach for Full-Chip NBTI Degradation Prediction Nonlinear Delay-Table Approach for Full-Chip NBTI Degradation Prediction Proc. of International Symposium on Quality Electronic Design (ISQED),307-312 2016/03 英語 公開
Song Bian, Michihiro Shintani, Zheng Wang, Masayuki Hiromoto, Anupam Chattopadhyay, and Takashi Sato Song Bian, Michihiro Shintani, Zheng Wang, Masayuki Hiromoto, Anupam Chattopadhyay, and Takashi Sato Song Bian, Michihiro Shintani, Zheng Wang, Masayuki Hiromoto, Anupam Chattopadhyay, and Takashi Sato Mitigation of NBTI-Induced Timing Degradation in Processor Mitigation of NBTI-Induced Timing Degradation in Processor Mitigation of NBTI-Induced Timing Degradation in Processor Proc. of ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU),21-27 2016/03 英語 公開
岸野 瞬士, 廣本 正之, 佐藤 高史 岸野 瞬士, 廣本 正之, 佐藤 高史 Shunji Kishino, Masayuki Hiromoto, and Takashi Sato 格子状電極を用いたジェスチャ認識向け電界センサによる導電体位置推定精度の評価 格子状電極を用いたジェスチャ認識向け電界センサによる導電体位置推定精度の評価 Performance Evaluation of Conductive Object Localization Using Electric Field Gestural Sensor with Mesh Electrode 電子情報通信学会総合大会 基礎・境界講演論文集,282-282 2016/03 日本語 公開
新谷 道広, 廣本 正之, 佐藤 高史 新谷 道広, 廣本 正之, 佐藤 高史 Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato 表面電位に基づくSiCパワーMOSFETモデルを用いたE級増幅器の回路シミュレーションに関する検討 表面電位に基づくSiCパワーMOSFETモデルを用いたE級増幅器の回路シミュレーションに関する検討 A Case Study on Circuit Simulation of Class-E Amplifier Using Surface-Potential-Based SiC Power MOSFET Model 電気学会全国大会講演論文集,4,20-20 2016/03 日本語 公開
高垣 勇登, 廣本 正之, 佐藤 高史 高垣 勇登, 廣本 正之, 佐藤 高史 Yuto Takagaki, Masayuki Hiromoto, and Takashi Sato Sパラメータに基づく等価回路を利用したDC-DCコンバータの高周波ノイズモデリング Sパラメータに基づく等価回路を利用したDC-DCコンバータの高周波ノイズモデリング High Frequency Noise Modeling of a Dc-Dc Converter Using S-Parameter-Based Equivalent Circuits 電気学会全国大会講演論文集,4,160-160 2016/03 日本語 公開
業天 英範, 廣本 正之, 佐藤 高史 業天 英範, 廣本 正之, 佐藤 高史 Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato 最大カット問題の高速求解に向けた二次元イジングモデルのFPGA実装 最大カット問題の高速求解に向けた二次元イジングモデルのFPGA実装 An FPGA Implementation of 2d-Ising-Model-Based Fast Solver for Max-Cut Problem 電子情報通信学会技術研究報告(VLSI設計技術研究会),115,465,125-130 2016/03 日本語 公開
新谷 道広, 中村 洋平, 廣本 正之, 引原 隆士, 佐藤 高史 新谷 道広, 中村 洋平, 廣本 正之, 引原 隆士, 佐藤 高史 SiCパワーMOSFETにおける帰還容量の測定とモデル化 SiCパワーMOSFETにおける帰還容量の測定とモデル化 電気学会研究会資料,41-46 2015/12 日本語 公開
周 瑞, 新谷 道広, 廣本 正之, 佐藤 高史 周 瑞, 新谷 道広, 廣本 正之, 佐藤 高史 電荷基準モデルに基づく縦型SiCパワーMOSFETのトランジスタモデル 電荷基準モデルに基づく縦型SiCパワーMOSFETのトランジスタモデル 電気学会研究会資料,107-112 2015/10 日本語 公開
周 瑞, 新谷 道広, 廣本 正之, 佐藤 高史 周 瑞, 新谷 道広, 廣本 正之, 佐藤 高史 Rui Zhou, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato 電荷基準モデルに基づく縦型SiCパワーMOSFETの電流特性モデル化の検討 電荷基準モデルに基づく縦型SiCパワーMOSFETの電流特性モデル化の検討 An I-V Curve Modeling of SiC VDMOSFET Using Charge Based Model 電子情報通信学会ソサイエティ大会,1-1 2015/09 日本語 公開
業天 英範, 廣本 正之, 佐藤 高史 業天 英範, 廣本 正之, 佐藤 高史 Hidenori Gyoten, Masayuki Hiromoto, and Takashi Sato 二次元イジングモデルによる最大カット問題の求解における収束の速いスピン更新方法の検討 二次元イジングモデルによる最大カット問題の求解における収束の速いスピン更新方法の検討 High Speed Convergence: A Study on Spin Update Method of 2-D Ising Model Utilized in Max-Cut Problem 電子情報通信学会ソサイエティ大会,15-15 2015/09 日本語 公開
大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史 大石 一輝, 新谷 道広, 廣本 正之, 佐藤 高史 Kazuki Oishi, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato SiCパワーMOSFET寄生ダイオードのPN接合ダイオードモデルを用いたモデル化 SiCパワーMOSFET寄生ダイオードのPN接合ダイオードモデルを用いたモデル化 A Study on Parasitic Diode Modeling of SiC Power MOSFET Using PN-Junction Diode Model 電子情報通信学会ソサイエティ大会,2-2 2015/09 日本語 公開
藤田 雄也, 廣本 正之, 佐藤 高史 藤田 雄也, 廣本 正之, 佐藤 高史 Yuya Fujita, Masayuki Hiromoto, and Takashi Sato 粒子フィルタを用いた運動時ノイズに頑健な心拍数推定アルゴリズム 粒子フィルタを用いた運動時ノイズに頑健な心拍数推定アルゴリズム Anti-Noise Heart Rate Estimation: An Algorithm Utilizing Particle Filter 電子情報通信学会ソサイエティ大会,420-420 2015/09 日本語 公開
氏家 隆之, 大荷 唯明, 廣本 正之, 佐藤 高史 氏家 隆之, 大荷 唯明, 廣本 正之, 佐藤 高史 Takayuki Ujiie, Tadaaki Oni, Masayuki Hiromoto, and Takashi Sato 低電圧畳み込みニューラルネットワーク回路における演算誤り緩和に向けたプーリング手法の検討 低電圧畳み込みニューラルネットワーク回路における演算誤り緩和に向けたプーリング手法の検討 Improved Pooling Method for Error Mitigation in Low-Voltage Convolutional Neural Network Circuits 電子情報通信学会ソサイエティ大会,53-53 2015/09 日本語 公開
森田 俊平, 辺 松, 新谷 道広, 廣本 正之, 佐藤 高史 森田 俊平, 辺 松, 新谷 道広, 廣本 正之, 佐藤 高史 Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato プロセッサのNBTI劣化緩和法における劣化抑止制御回路の置換箇所削減に関する一検討 プロセッサのNBTI劣化緩和法における劣化抑止制御回路の置換箇所削減に関する一検討 Overhead Reduction for Anti-Aging Control Logic Replacement Utilized in Processor-Level NBTI Mitigation 電子情報通信学会ソサイエティ大会,55-55 2015/09 日本語 公開
大荷 唯明, 廣本 正之, 佐藤 高史 大荷 唯明, 廣本 正之, 佐藤 高史 ニューラルネットワークハードウェアの低電圧動作時における演算誤り緩和 ニューラルネットワークハードウェアの低電圧動作時における演算誤り緩和 第28回 回路とシステムワークショップ,249-254 2015/08 日本語 公開
粟野 皓光, 廣本 正之, 佐藤 高史 粟野 皓光, 廣本 正之, 佐藤 高史 デバイス特性の経年劣化に起因する不良確率変化の効率的な解析手法 デバイス特性の経年劣化に起因する不良確率変化の効率的な解析手法 情報処理学会DAシンポジウム2015,169-174 2015/08 日本語 公開
Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato Fast Estimation on NBTI-Induced Delay Degradation Based on Signal Probability Fast Estimation on NBTI-Induced Delay Degradation Based on Signal Probability Fast Estimation on NBTI-Induced Delay Degradation Based on Signal Probability 情報処理学会DAシンポジウム2015,181-186 2015/08 英語 公開
小西 慧, 廣本 正之, 佐藤 高史 小西 慧, 廣本 正之, 佐藤 高史 圧縮センシング向けイメージセンサにおける省電力な観測行列生成回路 圧縮センシング向けイメージセンサにおける省電力な観測行列生成回路 第28回 回路とシステムワークショップ,243-248 2015/08 日本語 公開
Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato ECRIPSE: An Efficient Method for Calculating RTN-Induced Failure Probability of an SRAM Cell ECRIPSE: An Efficient Method for Calculating RTN-Induced Failure Probability of an SRAM Cell ECRIPSE: An Efficient Method for Calculating RTN-Induced Failure Probability of an SRAM Cell Proc. of Design, Automation & Test in Europe (DATE),549-554 2015/03 英語 公開
Tsuyoshi Okazaki, Masayuki Hiromoto, and Takashi Sato Tsuyoshi Okazaki, Masayuki Hiromoto, and Takashi Sato Tsuyoshi Okazaki, Masayuki Hiromoto, and Takashi Sato Accelerating Random-Walk-Based Power Grid Analysis through Error Smoothing Accelerating Random-Walk-Based Power Grid Analysis through Error Smoothing Accelerating Random-Walk-Based Power Grid Analysis through Error Smoothing Proc. of the 19th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2015),362-367 2015/03 英語 公開
辺 松, 新谷 道広, Zheng Wang, 廣本 正之, Anupam Chattopadhyay, 佐藤 高史 辺 松, 新谷 道広, Zheng Wang, 廣本 正之, Anupam Chattopadhyay, 佐藤 高史 Song Bian, Michihiro Shintani, Zheng Wang, Masayuki Hiromoto, Anupam Chattopadhyay, and Takashi Sato 命令セットアーキテクチャによる劣化抑止ゲート制御を用いたプロセッサNBTI劣化緩和手法 命令セットアーキテクチャによる劣化抑止ゲート制御を用いたプロセッサNBTI劣化緩和手法 A Processor-Level NBTI Mitigation Technique of Applying Anti-Aging Gate Control through Instruction Set Architecture 電子情報通信学会技術研究報告(VLSI設計技術研究会),114,476,49-54 2015/03 日本語 公開
吉永 幹, 粟野 皓光, 廣本 正之, 佐藤 高史 吉永 幹, 粟野 皓光, 廣本 正之, 佐藤 高史 Motoki Yoshinaga, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato RTN起因のリングオシレータ発振周波数変動を利用したPUF RTN起因のリングオシレータ発振周波数変動を利用したPUF Physical Unclonable Function Using RTN-Induced Time-Dependent Frequency Variance in Ring Oscillator 電子情報通信学会技術研究報告(VLSI設計技術研究会),114,476,117-122 2015/03 日本語 公開
新谷 道広, 廣本 正之, 佐藤 高史 新谷 道広, 廣本 正之, 佐藤 高史 Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato パワーMOSFETデバイスモデルに向けた自動モデルパラメータ決定手法に関する一検討 パワーMOSFETデバイスモデルに向けた自動モデルパラメータ決定手法に関する一検討 A Case Study of Automatic Parameter Estimation for Power MOSFET Device Model 電気学会全国大会講演論文集,4,2-2 2015/03 日本語 公開
高垣 勇登, 三舩 洋嗣, 日高 青路, 廣本 正之, 佐藤 高史 高垣 勇登, 三舩 洋嗣, 日高 青路, 廣本 正之, 佐藤 高史 Yuto Takagaki, Hiroshi Mifune, Seiji Hidaka, Masayuki Hiromoto, and Takashi Sato 3端子コンデンサにおける周波数特性の有理関数近似と等価回路表現 3端子コンデンサにおける周波数特性の有理関数近似と等価回路表現 Rational Function Approximation of Frequency Response and Equivalent Circuit Model for Three-Terminal Capacitor 電子情報通信学会技術研究報告(環境電磁工学研究会),114,398,89-94 2015/01 日本語 公開
粟野 皓光, 廣本 正之, 佐藤 高史 粟野 皓光, 廣本 正之, 佐藤 高史 Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato RTNを考慮したSRAM不良確率の高速計算 RTNを考慮したSRAM不良確率の高速計算 An Efficient Calculation of RTN-Induced SRAM Failure Probability 電子情報通信学会技術研究報告(デザインガイア2014 -VLSI設計の新しい大地-),114,328,15-20 2014/11 日本語 公開
Takashi Sato, Hiromitsu Awano, and Masayuki Hiromoto Takashi Sato, Hiromitsu Awano, and Masayuki Hiromoto Takashi Sato, Hiromitsu Awano, and Masayuki Hiromoto A Scalable Device Array for Statistical Device-Aging Characterization (invited) A Scalable Device Array for Statistical Device-Aging Characterization (invited) A Scalable Device Array for Statistical Device-Aging Characterization (invited) Proc. of 2014 IEEE 12th International Conference on Solid-State and Integrated Circuit Technology (ICSICT-2014),255-258 2014/10 英語 公開
Christian Nitschke, Yuki Minami, Masayuki Hiromoto, Hiroaki Ohshima, and Takashi Sato Christian Nitschke, Yuki Minami, Masayuki Hiromoto, Hiroaki Ohshima, and Takashi Sato Christian Nitschke, Yuki Minami, Masayuki Hiromoto, Hiroaki Ohshima, and Takashi Sato A Quadrocopter Automatic Control Contest as an Example of Interdisciplinary Design Education A Quadrocopter Automatic Control Contest as an Example of Interdisciplinary Design Education A Quadrocopter Automatic Control Contest as an Example of Interdisciplinary Design Education Proc. of 2014 14th International Conference on Control, Automation and Systems (ICCAS 2014),678-685 2014/10 英語 公開
Masayuki Hiromoto and Takashi Sato Masayuki Hiromoto and Takashi Sato Masayuki Hiromoto and Takashi Sato A Case Study of Chinese Calligraphic Style Classification Using Deep Neural Network A Case Study of Chinese Calligraphic Style Classification Using Deep Neural Network A Case Study of Chinese Calligraphic Style Classification Using Deep Neural Network Proc. of International Workshop on Smart Info-Media Systems in Asia (SISA) 2014/10 英語 公開
Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Variability in Device Degradations: Statistical Observation of NBTI for 3996 Transistors Variability in Device Degradations: Statistical Observation of NBTI for 3996 Transistors Variability in Device Degradations: Statistical Observation of NBTI for 3996 Transistors Proc. of European Solid-State Device Research Conference (ESSDERC),218-221 2014/09 英語 公開
吉永 幹, 粟野 皓光, 廣本 正之, 佐藤 高史 吉永 幹, 粟野 皓光, 廣本 正之, 佐藤 高史 Motoki Yoshinaga, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato ランダムテレグラフノイズを用いたチップ識別手法の一検討 ランダムテレグラフノイズを用いたチップ識別手法の一検討 A Study of Chip Identication Using Random Telegraph Noise 電子情報通信学会ソサイエティ大会,95-95 2014/09 日本語 公開
岡崎 剛, 川島 潤也, 廣本 正之, 佐藤 高史 岡崎 剛, 川島 潤也, 廣本 正之, 佐藤 高史 フリップフロップの最小動作電圧計測のためのFPGAを用いた自動測定環境の構築 フリップフロップの最小動作電圧計測のためのFPGAを用いた自動測定環境の構築 第40回パルテノン研究会,1-6 2014/09 日本語 公開
今川 隆司, 廣本 正之, 越智 裕之, 佐藤 高史 今川 隆司, 廣本 正之, 越智 裕之, 佐藤 高史 粗粒度再構成可能アーキテクチャ向けの省メモリな耐ソフトエラー時間多重化手法 粗粒度再構成可能アーキテクチャ向けの省メモリな耐ソフトエラー時間多重化手法 第40回パルテノン研究会,37-44 2014/09 日本語 公開
Xiaolun Cao, Masayuki Hiromoto, and Takashi Sato Xiaolun Cao, Masayuki Hiromoto, and Takashi Sato Xiaolun Cao, Masayuki Hiromoto, and Takashi Sato An Experimental Study on Interdigital Capacitance Sensor for Detecting Heart Rate An Experimental Study on Interdigital Capacitance Sensor for Detecting Heart Rate An Experimental Study on Interdigital Capacitance Sensor for Detecting Heart Rate 第27回 回路とシステムワークショップ,138-143 2014/08 英語 公開
木村 和紀, 廣本 正之, 佐藤 高史 木村 和紀, 廣本 正之, 佐藤 高史 高次元回路歩留まり解析高速化のための最急降下法を用いた不良領域探索 高次元回路歩留まり解析高速化のための最急降下法を用いた不良領域探索 第27回 回路とシステムワークショップ,229-234 2014/08 日本語 公開
粟野 皓光, 廣本 正之, 佐藤 高史 粟野 皓光, 廣本 正之, 佐藤 高史 3996トランジスタにおけるNBTI劣化の統計的ばらつき 3996トランジスタにおけるNBTI劣化の統計的ばらつき 情報処理学会DAシンポジウム2014,3-8 2014/08 日本語 公開
岡崎 剛, 廣本 正之, 佐藤 高史 岡崎 剛, 廣本 正之, 佐藤 高史 ランダムウォーク電源網解析の高速化に向けた節点解析順序の検討 ランダムウォーク電源網解析の高速化に向けた節点解析順序の検討 情報処理学会研究報告,2014-SLDM-166,9,1-6 2014/05 日本語 公開
佐川 善彦, 廣本 正之, 佐藤 高史, 越智 裕之 佐川 善彦, 廣本 正之, 佐藤 高史, 越智 裕之 低電圧起動回路を用いた省電力チップ間非接触通信回路 低電圧起動回路を用いた省電力チップ間非接触通信回路 情報処理学会研究報告,2014-SLDM-166,10,1-6 2014/05 日本語 公開
Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato Statistical Observation of NBTI and Pbti Degradations Statistical Observation of NBTI and Pbti Degradations Statistical Observation of NBTI and Pbti Degradations Proc. of Workshop on variability modeling and characterization (VMC) 2013/11 英語 公開
Takashi Imagawa, Masayuki Hiromoto, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato Takashi Imagawa, Masayuki Hiromoto, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato Takashi Imagawa, Masayuki Hiromoto, Hiroshi Tsutsui, Hiroyuki Ochi, and Takashi Sato Place-and-Route Algorithms for a Reliability-Oriented Coarse-Grained Reconfigurable Architecture Using Time Redundancy Place-and-Route Algorithms for a Reliability-Oriented Coarse-Grained Reconfigurable Architecture Using Time Redundancy Place-and-Route Algorithms for a Reliability-Oriented Coarse-Grained Reconfigurable Architecture Using Time Redundancy Proc. of the 18th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2013),76-81 2013/10 英語 公開
羅 丹, 藤田 隆史, 廣本 正之, 佐藤 高史 羅 丹, 藤田 隆史, 廣本 正之, 佐藤 高史 Dan Luo, Takafumi Fujita, Masayuki Hiromoto, and Takashi Sato TV最適化を用いた可変レート圧縮センシング TV最適化を用いた可変レート圧縮センシング Variable-Bitrate Compressive Sensing Using Total Variation Regularization 電子情報通信学会ソサイエティ大会,64-64 2013/09 日本語 公開
藤田 隆史, 川島 潤也, 廣本 正之, 筒井 弘, 越智 裕之, 佐藤 高史 藤田 隆史, 川島 潤也, 廣本 正之, 筒井 弘, 越智 裕之, 佐藤 高史 低電源電圧におけるフリップフロップの故障モードの解析 低電源電圧におけるフリップフロップの故障モードの解析 電子情報通信学会技術研究報告,113,112,129-134 2013/07 日本語 公開
Zoltan Endre Rakosi, Masayuki Hiromoto, Hiroshi Tsutsui, Takashi Sato, Yukihiro Nakamura, and Hiroyuki Ochi Zoltan Endre Rakosi, Masayuki Hiromoto, Hiroshi Tsutsui, Takashi Sato, Yukihiro Nakamura, and Hiroyuki Ochi Zoltan Endre Rakosi, Masayuki Hiromoto, Hiroshi Tsutsui, Takashi Sato, Yukihiro Nakamura, and Hiroyuki Ochi Hot-Swapping Architecture with Back-Biased Testing for Mitigation of Permanent Faults in Functional Unit Array Hot-Swapping Architecture with Back-Biased Testing for Mitigation of Permanent Faults in Functional Unit Array Hot-Swapping Architecture with Back-Biased Testing for Mitigation of Permanent Faults in Functional Unit Array Proc. of Design, Automation and Test in Europe (DATE),535-540 2013/03 英語 公開
Shin'ichi Kouyama, Masayuki Hiromoto, Yukihiro Nakamura, and Hiroyuki Ochi Shin'ichi Kouyama, Masayuki Hiromoto, Yukihiro Nakamura, and Hiroyuki Ochi Shin'ichi Kouyama, Masayuki Hiromoto, Yukihiro Nakamura, and Hiroyuki Ochi A Tile Based Reconfigurable Architecture with Dual ALU-Array/processor Operating Mode Capability A Tile Based Reconfigurable Architecture with Dual ALU-Array/processor Operating Mode Capability A Tile Based Reconfigurable Architecture with Dual ALU-Array/processor Operating Mode Capability Proc. of the 15th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2010),454-459 2010/10 英語 公開
Takashi Imagawa, Masayuki Hiromoto, Hiroyuki Ochi, and Takashi Sato Takashi Imagawa, Masayuki Hiromoto, Hiroyuki Ochi, and Takashi Sato Takashi Imagawa, Masayuki Hiromoto, Hiroyuki Ochi, and Takashi Sato A Routing Architecture Exploration for Coarse-Grained Reconfigurable Architecture with Automated SEU-Tolerance Evaluation A Routing Architecture Exploration for Coarse-Grained Reconfigurable Architecture with Automated SEU-Tolerance Evaluation A Routing Architecture Exploration for Coarse-Grained Reconfigurable Architecture with Automated SEU-Tolerance Evaluation Proc. of IEEE International SOC Conference (SOCC),248-253 2010/09 英語 公開
Takashi Imagawa, Masayuki Hiromoto, Hiroyuki Ochi, and Takashi Sato Takashi Imagawa, Masayuki Hiromoto, Hiroyuki Ochi, and Takashi Sato Takashi Imagawa, Masayuki Hiromoto, Hiroyuki Ochi, and Takashi Sato A Tool Chain for Generating SEU-Vulnerability Map for Coarse-Grained Reconfigurable Architecture A Tool Chain for Generating SEU-Vulnerability Map for Coarse-Grained Reconfigurable Architecture A Tool Chain for Generating SEU-Vulnerability Map for Coarse-Grained Reconfigurable Architecture Proc. of 26th Annual International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2010),420-423 2010/07 英語 公開
湯浅 洋史, 今川 隆司, 廣本 正之, 越智 裕之, 佐藤 高史 湯浅 洋史, 今川 隆司, 廣本 正之, 越智 裕之, 佐藤 高史 誤り伝播に着目した粗粒度再構成可能アーキテクチャ向け部分的三重化手法 誤り伝播に着目した粗粒度再構成可能アーキテクチャ向け部分的三重化手法 電子情報通信学会技術研究報告,110,36,37-42 2010/05 日本語 公開
Dawood Alnajjar, Younghun Ko, Takashi Imagawa, Masayuki Hiromoto, Yukio Mitsuyama, Masanori Hashimoto, Hiroyuki Ochi, and Takao Onoye Dawood Alnajjar, Younghun Ko, Takashi Imagawa, Masayuki Hiromoto, Yukio Mitsuyama, Masanori Hashimoto, Hiroyuki Ochi, and Takao Onoye Dawood Alnajjar, Younghun Ko, Takashi Imagawa, Masayuki Hiromoto, Yukio Mitsuyama, Masanori Hashimoto, Hiroyuki Ochi, and Takao Onoye Soft Error Resilient VLSI Architecture for Signal Processing Soft Error Resilient VLSI Architecture for Signal Processing Soft Error Resilient VLSI Architecture for Signal Processing Proc. of the International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS 2009),183-186 2009/12 英語 公開
Masayuki Hiromoto and Ryusuke Miyamoto Masayuki Hiromoto and Ryusuke Miyamoto Masayuki Hiromoto and Ryusuke Miyamoto Cascade Classifier Using Divided CoHOG Features for Rapid Pedestrian Detection Cascade Classifier Using Divided CoHOG Features for Rapid Pedestrian Detection Cascade Classifier Using Divided CoHOG Features for Rapid Pedestrian Detection Proc. of the 7th International Conference on Computer Vision Systems (ICVS2009),53-62 2009/10 英語 公開
Masayuki Hiromoto and Ryusuke Miyamoto Masayuki Hiromoto and Ryusuke Miyamoto Masayuki Hiromoto and Ryusuke Miyamoto Hardware Architecture for High-Accuracy Real-Time Pedestrian Detection with CoHOG Features Hardware Architecture for High-Accuracy Real-Time Pedestrian Detection with CoHOG Features Hardware Architecture for High-Accuracy Real-Time Pedestrian Detection with CoHOG Features Proc. of the 12th International Conference on Computer Vision Workshops (ICCVW2009),894-899 2009/10 英語 公開
Ryoji Kadota, Hiroki Sugano, Masayuki Hiromoto, Hiroyuki Ochi, Ryusuke Miyamoto, and Yukihiro Nakamura Ryoji Kadota, Hiroki Sugano, Masayuki Hiromoto, Hiroyuki Ochi, Ryusuke Miyamoto, and Yukihiro Nakamura Ryoji Kadota, Hiroki Sugano, Masayuki Hiromoto, Hiroyuki Ochi, Ryusuke Miyamoto, and Yukihiro Nakamura Hardware Architecture for HOG Feature Extraction Hardware Architecture for HOG Feature Extraction Hardware Architecture for HOG Feature Extraction Proc. of the Fifth International Conference on Intelligent Information Hiding and Multimedia Signal Processing (IIHMSP2009),1330-1333 2009/09 英語 公開
廣本 正之, 宮本 龍介 廣本 正之, 宮本 龍介 Masayuki Hiromoto and Ryusuke Miyamoto CoHOGを用いた歩行者検出の実時間実装 CoHOGを用いた歩行者検出の実時間実装 Real-Time Implementation of CoHOG-Based Pedestrian Detection 第11回DSPS教育者会議予稿集,67-68 2009/09 日本語 公開
Dawood Alnajjar, Younghun Ko, Takashi Imagawa, Hiroaki Konoura, Masayuki Hiromoto, Yukio Mitsuyama, Masanori Hashimoto, Hiroyuki Ochi, and Takao Onoye Dawood Alnajjar, Younghun Ko, Takashi Imagawa, Hiroaki Konoura, Masayuki Hiromoto, Yukio Mitsuyama, Masanori Hashimoto, Hiroyuki Ochi, and Takao Onoye Dawood Alnajjar, Younghun Ko, Takashi Imagawa, Hiroaki Konoura, Masayuki Hiromoto, Yukio Mitsuyama, Masanori Hashimoto, Hiroyuki Ochi, and Takao Onoye Coarse-Grained Dynamically Reconfigurable Architecture with Flexible Reliability Coarse-Grained Dynamically Reconfigurable Architecture with Flexible Reliability Coarse-Grained Dynamically Reconfigurable Architecture with Flexible Reliability Proc. of the 19th International Conference on Field Programmable Logic and Applications (FPL2009),186-192 2009/08 英語 公開
Zoltan Endre Rakosi, Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura Zoltan Endre Rakosi, Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura Zoltan Endre Rakosi, Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura Hot-Swapping Architecture Extension for Mitigation of Permanent Functional Unit Faults Hot-Swapping Architecture Extension for Mitigation of Permanent Functional Unit Faults Hot-Swapping Architecture Extension for Mitigation of Permanent Functional Unit Faults Proc. of the 19th International Conference on Field Programmable Logic and Applications (FPL2009),578-581 2009/08 英語 公開
今川 隆司, 廣本 正之, 高 永勲, Dawood Alnajjar, 密山 幸男, 越智 裕之, 佐藤 高史 今川 隆司, 廣本 正之, 高 永勲, Dawood Alnajjar, 密山 幸男, 越智 裕之, 佐藤 高史 Takashi Imagawa, Masayuki Hiromoto, Younghun Ko, Dawood Alnajjar, Yukio Mitsuyama, Hiroyuki Ochi, and Takashi Sato 柔軟な信頼性を実現する再構成可能アーキテクチャのための配置配線ツール 柔軟な信頼性を実現する再構成可能アーキテクチャのための配置配線ツール A Placement and Routing Tool for a Coarse-Grained Reconfigurable Architecture Enabling Flexible Reliability 情報処理学会DAシンポジウム2009,55-59 2009/08 日本語 公開
Masayuki Hiromoto, Hiroshi Tsutsui, Hiroyuki Ochi, Tomoyuki Osano, Norihiro Ishikawa, and Yukihiro Nakamura Masayuki Hiromoto, Hiroshi Tsutsui, Hiroyuki Ochi, Tomoyuki Osano, Norihiro Ishikawa, and Yukihiro Nakamura Masayuki Hiromoto, Hiroshi Tsutsui, Hiroyuki Ochi, Tomoyuki Osano, Norihiro Ishikawa, and Yukihiro Nakamura Dynamic Rate Control for Media Streaming in High-Speed Mobile Networks Dynamic Rate Control for Media Streaming in High-Speed Mobile Networks Dynamic Rate Control for Media Streaming in High-Speed Mobile Networks Proc. of IEEE Wireless Communications and Networking Conference (WCNC2009),1-6 2009/04 英語 公開
Zoltan Endre Rakosi, Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura Zoltan Endre Rakosi, Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura Zoltan Endre Rakosi, Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura A New Architecture Extension for Mitigation of Permanent Functional Unit Faults Using Hot-Swapping Concepts A New Architecture Extension for Mitigation of Permanent Functional Unit Faults Using Hot-Swapping Concepts A New Architecture Extension for Mitigation of Permanent Functional Unit Faults Using Hot-Swapping Concepts Proc. of the 15th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2009),177-182 2009/03 英語 公開
Dawood Alnajjar, Younghun Ko, Takashi Imagawa, Masayuki Hiromoto, Yukio Mitsuyama, Masanori Hashimoto, Hiroyuki Ochi, and Takao Onoye Dawood Alnajjar, Younghun Ko, Takashi Imagawa, Masayuki Hiromoto, Yukio Mitsuyama, Masanori Hashimoto, Hiroyuki Ochi, and Takao Onoye Dawood Alnajjar, Younghun Ko, Takashi Imagawa, Masayuki Hiromoto, Yukio Mitsuyama, Masanori Hashimoto, Hiroyuki Ochi, and Takao Onoye A Coarse-Grained Dynamically Reconfigurable Architecture Enabling Flexible Reliability A Coarse-Grained Dynamically Reconfigurable Architecture Enabling Flexible Reliability A Coarse-Grained Dynamically Reconfigurable Architecture Enabling Flexible Reliability Proc. of 2009 IEEE Workshop on Silicon Errors in Logic - System Effects (SELSE5) 2009/03 英語 公開
Zoltan Endre Rakosi, Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura Zoltan Endre Rakosi, Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura Zoltan Endre Rakosi, Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura A New Architecture Extension for Mitigation of Permanent Functional Unit Faults Using Hot-Swapping Concepts A New Architecture Extension for Mitigation of Permanent Functional Unit Faults Using Hot-Swapping Concepts A New Architecture Extension for Mitigation of Permanent Functional Unit Faults Using Hot-Swapping Concepts 第33回パルテノン研究会,29-34 2008/12 英語 公開
今川 隆司, 廣本 正之, 越智 裕之, 中村 行宏 今川 隆司, 廣本 正之, 越智 裕之, 中村 行宏 Takashi Imagawa, Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura ディペンダブル粗粒度再構成アーキテクチャ設計のための耐故障性評価環境 ディペンダブル粗粒度再構成アーキテクチャ設計のための耐故障性評価環境 Fault-Tolerance Evaluation Tool for Coarse-Grain Reconfigurable Architectures 情報処理学会DAシンポジウム2008,175-180 2008/08 日本語 公開
廣本 正之, 筒井 弘, 越智 裕之, 小佐野 智之, 石川 憲洋, 中村 行宏 廣本 正之, 筒井 弘, 越智 裕之, 小佐野 智之, 石川 憲洋, 中村 行宏 Masayuki Hiromoto, Hiroshi Tsutsui, Hiroyuki Ochi, Tomoyuki Osano, Norihiro Ishikawa, and Yukihiro Nakamura メディアストリーミングにおける高速移動通信網に適した動的符号化レート制御手法の検討 メディアストリーミングにおける高速移動通信網に適した動的符号化レート制御手法の検討 Dynamic Rate Control for Media Streaming in High-Speed Mobile Network マルチメディア,分散,協調とモバイル(DICOMO2008)シンポジウム,1167-1176 2008/07 日本語 公開
今川 隆司, 廣本 正之, 越智 裕之, 中村 行宏 今川 隆司, 廣本 正之, 越智 裕之, 中村 行宏 Takashi Imagawa, Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura 粗粒度再構成アーキテクチャ設計に向けた耐故障性評価環境の構築 粗粒度再構成アーキテクチャ設計に向けた耐故障性評価環境の構築 Evaluation Tool for Dependable Coarse-Grain Reconfigurable Architectures 第32回パルテノン研究会,29-34 2008/06 日本語 公開
廣本 正之, 越智 裕之, 中村 行宏 廣本 正之, 越智 裕之, 中村 行宏 Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器 An Asynchronous IEEE754-Standard Single-Precision Floating-Point Divider for FPGA 電子情報通信学会技術研究報告,107,559,127-132 2008/03 日本語 公開
神山 真一, 廣本 正之, 越智 裕之, 中村 行宏 神山 真一, 廣本 正之, 越智 裕之, 中村 行宏 Shin'ichi Kouyama, Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura プロセッサモードを組み込んだALUベース動的再構成デバイス プロセッサモードを組み込んだALUベース動的再構成デバイス A Tile Based Dynamically Reconfigurable Architecture with Dual ALU-array/RISC Processor Operating Mode Capability 電子情報通信学会技術研究報告,107,415,64-69 2008/01 日本語 公開
神山 真一, 廣本 正之, 越智 裕之, 中村 行宏 神山 真一, 廣本 正之, 越智 裕之, 中村 行宏 Shin'ichi Kouyama, Masayuki Hiromoto, Hiroyuki Ochi, and Yukihiro Nakamura プロセッサとしても利用可能なALUベース動的再構成デバイス プロセッサとしても利用可能なALUベース動的再構成デバイス A Tile Based Dynamically Reconfigurable Architecture with Dual ALU-array/RISC Processor Operating Mode Capability 第31回パルテノン研究会,37-44 2007/12 日本語 公開
今川 隆司, 廣本 正之, 神山 真一, 越智 裕之, 中村 行宏 今川 隆司, 廣本 正之, 神山 真一, 越智 裕之, 中村 行宏 Takashi Imagawa, Masayuki Hiromoto, Shin'ichi Kouyama, Hiroyuki Ochi, and Yukihiro Nakamura ディペンダブルVLSIシステム設計のための耐故障性評価環境 ディペンダブルVLSIシステム設計のための耐故障性評価環境 Fault-Tolerance Evaluation Tool for Designing Dependable VLSI System 第31回パルテノン研究会,59-63 2007/12 日本語 公開
Masayuki Hiromoto, Shin'ichi Kouyama, Hiroyuki Ochi, and Yukihiro Nakamura Masayuki Hiromoto, Shin'ichi Kouyama, Hiroyuki Ochi, and Yukihiro Nakamura Masayuki Hiromoto, Shin'ichi Kouyama, Hiroyuki Ochi, and Yukihiro Nakamura An Asynchronous Single-Precision Floating-Point Divider and its Implementation on FPGA An Asynchronous Single-Precision Floating-Point Divider and its Implementation on FPGA An Asynchronous Single-Precision Floating-Point Divider and its Implementation on FPGA Proc. of the 14th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2007),294-301 2007/10 英語 公開
廣本 正之, 神山 真一, 越智 裕之, 中村 行宏 廣本 正之, 神山 真一, 越智 裕之, 中村 行宏 Masayuki Hiromoto, Shin'ichi Kouyama, Hiroyuki Ochi, and Yukihiro Nakamura 非同期単精度浮動小数点除算器の方式検討とFPGA実装 非同期単精度浮動小数点除算器の方式検討とFPGA実装 An Asynchronous Single-Precision Floating-Point Divider and its Implementation on FPGA 第30回パルテノン研究会,43-48 2007/06 日本語 公開
Masayuki Hiromoto, Kentaro Nakahara, Hiroki Sugano, Yukihiro Nakamura, and Ryusuke Miyamoto Masayuki Hiromoto, Kentaro Nakahara, Hiroki Sugano, Yukihiro Nakamura, and Ryusuke Miyamoto Masayuki Hiromoto, Kentaro Nakahara, Hiroki Sugano, Yukihiro Nakamura, and Ryusuke Miyamoto A Specialized Processor Suitable for AdaBoost-Based Detection with Haar-Like Features A Specialized Processor Suitable for AdaBoost-Based Detection with Haar-Like Features A Specialized Processor Suitable for AdaBoost-Based Detection with Haar-Like Features Proc. of IEEE Computer Society Conference on Computer Vision and Pattern Recognition (CVPR2007),1-8 2007/06 英語 公開
廣本 正之, 高橋 温子, 神山 真一, 越智 裕之, 中村 行宏 廣本 正之, 高橋 温子, 神山 真一, 越智 裕之, 中村 行宏 Masayuki Hiromoto, Atsuko Takahashi, Shin'ichi Kouyama, Hiroyuki Ochi, and Yukihiro Nakamura 非同期単精度浮動小数点除算器の方式検討とFPGA実装 非同期単精度浮動小数点除算器の方式検討とFPGA実装 An Asynchronous Single-Precision Floating-Point Divider and its Implementation on FPGA 電子情報通信学会技術研究報告,107,32,19-24 2007/05 日本語 公開
廣本 正之, 神山 真一, 中原 健太郎, 筒井 弘, 越智 裕之, 中村 行宏 廣本 正之, 神山 真一, 中原 健太郎, 筒井 弘, 越智 裕之, 中村 行宏 Masayuki Hiromoto, Shin'ichi Kouyama, Kentaro Nakahara, Hiroshi Tsutsui, Hiroyuki Ochi, and Yukihiro Nakamura 自己再構成アーキテクチャ評価検討のための合成ツール 自己再構成アーキテクチャ評価検討のための合成ツール A Retargetable Compiler for Cell-Array Based Self-Reconfigurable Architecture 情報処理学会DAシンポジウム2006,181-186 2006/07 日本語 公開
神山 真一, 森江 太士, 廣本 正之, 泉 知論, 越智 裕之, 中村 行宏 神山 真一, 森江 太士, 廣本 正之, 泉 知論, 越智 裕之, 中村 行宏 Shin'ichi Kouyama, Futoshi Morie, Masayuki Hiromoto, Tomonori Izumi, Hiroyuki Ochi, and Yukihiro Nakamura ALUアレイ型動的再構成可能デバイスの性能見積もりとこれを用いた語長の検討 ALUアレイ型動的再構成可能デバイスの性能見積もりとこれを用いた語長の検討 Performance Estimation of ALU-Array-Based Dynamically Reconfigurable Devices for Finding Optimal Word Length 第28回パルテノン研究会,65-72 2006/06 日本語 公開
廣本 正之, 神山 真一, 中原 健太郎, 筒井 弘, 越智 裕之, 中村 行宏 廣本 正之, 神山 真一, 中原 健太郎, 筒井 弘, 越智 裕之, 中村 行宏 Masayuki Hiromoto, Shin'ichi Kouyama, Kentaro Nakahara, Hiroshi Tsutsui, Hiroyuki Ochi, and Yukihiro Nakamura セルアレイ型自己再構成アーキテクチャ評価検討のためのコンパイラ セルアレイ型自己再構成アーキテクチャ評価検討のためのコンパイラ A Retargetable Compiler for Cell-Array Based Self-Reconfigurable Architecture 電子情報通信学会技術研究報告,106,49,7-12 2006/05 日本語 公開

  • <<
  • >>
  • 表示
タイトル言語:
特許
発明者 発明者(日本語) 発明者(英語) 発明の名称 発明の名称(日本語) 発明の名称(英語) 審査の段階 番号 年月 公開
廣本 正之, 山田 和範 廣本 正之, 山田 和範 情報提示装置及び情報提示方法 情報提示装置及び情報提示方法 特許公開 特開2014-119911 2014/06/30 公開
廣本 正之 廣本 正之 パターン認識方法及び該方法を用いたパターン認識装置 パターン認識方法及び該方法を用いたパターン認識装置 特許公開 WO2011-037097 2011/03/31 公開
タイトル言語:
学術賞等
賞の名称(日本語) 賞の名称(英語) 授与組織名(日本語) 授与組織名(英語) 年月
第11回ASICデザインコンテスト優秀賞 パルテノン研究会 2006/06/16
Design Wave設計コンテスト2007 / 第10回LSIデザインコンテストin沖縄2007 Student部門 優勝 CQ出版 Design Wave Magazine編集部 / LSIデザインコンテスト実行委員会 2007/03/16
システムLSI設計技術研究会 優秀論文賞 情報処理学会 2007/08/29
DAシンポジウム2006 優秀発表学生賞 情報処理学会 2007/08/29
学生研究奨励賞 IEEE関西支部 2008/02/06
DICOMO2008シンポジウム ヤングリサーチャ賞 情報処理学会 2008/07/11
DICOMO2008シンポジウム 優秀論文賞 情報処理学会 2008/08/22
2009 DSPS Educators Conference Best Student Demonstration Award IEEE CAS Japan Chapter 2009/09/11
学生研究奨励賞 IEEE関西支部 2010/02/22
IPSJ論文船井若手奨励賞 船井情報科学振興財団 2010/03/25
Outstanding Paper Award The 18th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2013) 2013/10/21
Outstanding Paper Award 14th International Conference on Control, Automation and Systems (ICCAS2014) 2014/10/24
Outstanding Paper Award The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2016) 2016/10/24

  • <<
  • >>
  • 表示
外部資金:競争的資金・科学研究費補助金
種別 代表/分担 テーマ(日本語) テーマ(英語) 期間
科学研究費補助金 特別研究員奨励費 代表 画像認識処理に適した組込み向けプロセッサのアーキテクチャに関する研究 2008/04/01〜2010/03/31
科学研究費補助金 若手研究(B) 代表 画像認識向けニューラルネットワークプロセッサの研究 2014/04/01〜2017/03/31
科学研究費補助金 基盤研究(B) 分担 寿命予測・障害予防・修復を可能とする集積回路の信頼性設計手法 2014/04/01〜2017/03/31
科学研究費補助金 挑戦的萌芽研究 分担 生体情報の無意識・非接触・常時測定の研究 2015/04/01〜2017/03/31
若手研究(B) 代表 画像認識向けニューラルネットワークプロセッサの研究 (平成28年度分) 2016/04/01〜2017/03/31
科学研究費補助金 基盤研究(B) 分担 トランジスタの特性変動モデルにもとづく時変チップIDの実現 2017/04/01〜2020/03/31
担当科目
講義名(日本語) 講義名(英語) 開講期 学部/研究科 年度
電気電子工学実験A Electrical and Electronic Engineering Practice A 前期 工学部 2014/04〜2015/03
電気電子工学実験B Electrical and Electronic Engineering Practice B 後期 工学部 2014/04〜2015/03
電気電子工学実習A Electrical and Electronic Engineering Advanced Practice A 前期 工学部 2014/04〜2015/03
電気電子工学実習B Electrical and Electronic Engineering Advanced Practice B 後期 工学部 2014/04〜2015/03
応用集積システム Integrated System Architecture and Synthesis 前期 情報学研究科 2014/04〜2015/03
応用集積システム Integrated System Architecture and Synthesis 前期 情報学研究科 2015/04〜2016/03
応用集積システム Integrated System Architecture and Synthesis 前期 情報学研究科 2016/04〜2017/03
応用集積システム Integrated System Architecture and Synthesis 前期 情報学研究科 2017/04〜2018/03
電気電子工学基礎実験 Fundamental Practice of Electrical & Electronic Engineering 後期 工学部 2017/04〜2018/03
学外非常勤講師
講義名(日本語) 講義名(英語) 開講期 学校名 学部/研究科名 期間
計算機工学特論 前期 大阪産業大学 大学院 工学研究科 2015/04/01〜2015/09/20
計算機工学特論 前期 大阪産業大学 大学院 工学研究科 2014/04/01〜2014/09/20
部局運営(役職等)
役職名 期間
情報セキュリティWG委員 2015/04/01〜2017/03/31
システム運用WG委員 2015/04/01〜2017/03/31
学会活動:学会役員歴
学会名(日本語) 学会名(英語) 役職名(日本語) 役職名(英語) 期間
IEEE Computer Society Kansai Chapter IEEE Computer Society Kansai Chapter Treasurer Treasurer 2015/01/01〜2016/12/31
IEEE Computer Society Kansai Chapter IEEE Computer Society Kansai Chapter Vice Chair Vice Chair 2017/01/01〜
学会活動:編集委員歴
学会名(日本語) 学会名(英語) ジャーナル名(日本語) ジャーナル名(英語) 役職名 期間
情報処理学会 IPSJ 情報処理学会論文誌:コンシューマ・デバイス&システム 編集委員 2016/04/01〜2020/03/31
電子情報通信学会 IEICE 電子情報通信学会 英論文誌(A) SoC設計手法小特集号 IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences: Special Section on "Design Method ologies for System on a Chip" Guest Associate Editor 2016/06/22〜
Elsevier Integration, the VLSI Journal Associate Editor 2017/12/14〜
情報処理学会 IPSJ Transactions on System LSI Design Methodology Transactions on System LSI Design Methodology 編集委員 2018/04/01〜2020/03/31
学会活動:研究集会委員歴
学会名 研究集会名 役職名 期間
電子情報通信学会 画像工学研究専門委員会 専門委員 2012/05/26〜2013/05/24
電子情報通信学会 回路とシステムワークショップ 実行委員 2015〜
情報処理学会 コンシューマ・デバイス&システム研究会 運営委員 2016/04/01〜2020/03/31
IEEE Global Conference on Consumer Electronics (GCCE 2016) Organized Session Co-Chair (Systems & Applications for Consumer Networks ) 2016〜2016
電子情報通信学会 リコンフィギャラブルシステム研究専門委員会 専門委員 2016/06/02〜
情報処理学会 システムとLSIの設計技術研究会 運営委員 2017/04/01〜2019/03/31
情報処理学会 DAシンポジウム 実行委員 2017〜
Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI) Technical Program Committee Member 2017〜
IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC) Technical Program Committee Member 2017〜
その他活動:民間企業・NPO等の兼業
相手先名 兼業の内容 期間
特定非営利活動法人 パルテノン研究会 運営委員 2013/08/01〜