高木 一義

Last Update: 2015/09/30 13:52:17

Print

Name(Kanji/Kana/Abecedarium Latinum)
高木 一義/タカギ カズヨシ/Kazuyoshi Takagi
Primary department(Org1/Org2/Org3/Job title)
情報学研究科/通信情報システム専攻コンピュータ工学講座/准教授
Faculty
Org1 Org2 Org3 Job title
工学部 工学部 情報学科
Contact address
Type Address(Japanese) Address(English)
Office 606-8501 京都市左京区吉田本町36-1 京都大学大学院情報学研究科 通信情報システム専攻 Department of Communications and Computer Engineering, Kyoto University 36-1 Yoshida-Honmachi, Sakyo-ku, Kyoto 606-8501, Japan
Affiliated academic organization(s) (Japanese)
Organization name(Japanese) Organization name(English)
電子情報通信学会 The Insititute of Electronics, Information and Communication Engineers
情報処理学会 Information Processing Society of Japan
Affiliated academic organization(s) (overseas)
Organization name Country
IEEE
Academic degree
Field(Japanese) Field(English) University(Japanese) University(English) Method
修士(工学) 京都大学
博士(工学) 京都大学
Graduate school
University(Japanese) University(English) Faculty(Japanese) Faculty(English) Major(Japanese) Major(English) Degree
京都大学 大学院工学研究科情報工学専攻博士後期課程 退学
京都大学 大学院工学研究科情報工学専攻修士課程 修了
University
University(Japanese) University(English) Faculty(Japanese) Faculty(English) Major(s)(Japanese) Major(s)(English) Degree
京都大学 工学部情報工学科 卒業
Personal Profile
(Japanese)
1999年博士(工学)。 奈良先端科学技術大学院大学、名古屋大学を経て、2011年より京都大学大学 院情報学研究科准教授。 システムLSI設計、設計支援に関する研究に従事。 論理回路設計のためのデータ構造とアルゴリズム、および、演算回路設計に関する研究を行ってきた。 近年は、超電導単一磁束量子デバイス向けの論理回路設計手法の開発を行っている。 電子情報通信学会、情報処理学会、IEEE各会員。
(English)
He received Dr. of Engineering degree in 1999. He had been a faculty member at Nara institute of science and technology and Nagoya university, and since 2011 he has been an Associate Professor at graduate school of informatics, Kyoto University. His research area has been focused on system LSI design and computer-aided design methodologies. His research results include data structures and algorithms for logic circuit design, and designs of arithmetic circuits. Recently he is working on developing logic design methodologies for superconducting single-flux-quantum device. He is a member of the IEICE, IPSJ and IEEE.
Research Topics
(Japanese)
論理回路設計、システムLSI設計、算術演算回路
(English)
Logic Circuit Design, System LSI Design, Arithmetic Circuits
Fields of research (key words)
Key words(Japanese) Key words(English)
論理回路設計 Logic Circuit Design
システムLSI設計 System LSI Design
算術演算回路 Arithmetic Circuits
Fields of research (kaken code)
Kaken code
Computer system network
Published Papers > Published Papers
(文系研究者の一般的な論文集への寄稿や単行本の分担執筆などは「著書等」を参照してください)
Authors Title Bibliography Date Peer-Review Language
Takuya Hatayama,Hideki Takase,Kazuyoshi Takagi,Naofumi Takagi An Allocation Optimization Method for Partially-reliable Scratch-pad Memory in Embedded Systems. IPSJ T. on System LSI Design Methodology,8,100-104 2015/08 Refereed English
Akihiro Suda,Hideki Takase,Kazuyoshi Takagi,Naofumi Takagi Nested Loop Parallelization Using Polyhedral Optimization in High-Level Synthesis. IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,97-A,12,2498-2506 2014/12 Refereed English
Shuichi Nagasawa,Kenji Hinode,Tetsuro Satoh,Mutsuo Hidaka,Hiroyuki Akaike,Akira Fujimaki,Nobuyuki Yoshikawa,Kazuyoshi Takagi,Naofumi Takagi Nb 9-Layer Fabrication Process for Superconducting Large-Scale SFQ Circuits and Its Process Evaluation. IEICE Transactions on Electronics,97-C,3,132-140 2014/03 Refereed English
Akira Fujimaki,Masamitsu Tanaka,Ryo Kasagi,Katsumi Takagi,Masakazu Okada,Yuhi Hayakawa,Kensuke Takata,Hiroyuki Akaike,Nobuyuki Yoshikawa,Shuichi Nagasawa,Kazuyoshi Takagi,Naofumi Takagi Large-Scale Integrated Circuit Design Based on a Nb Nine-Layer Structure for Reconfigurable Data-Path Processors. IEICE Transactions on Electronics,97-C,3,157-165 2014/03 Refereed English
Kazuyoshi Takagi,Nobutaka Kito,Naofumi Takagi Circuit Description and Design Flow of Superconducting SFQ Logic Circuits. IEICE Transactions on Electronics,97-C,3,149-156 2014/03 Refereed English
Xizhu Peng,Yuki Yamanashi,Nobuyuki Yoshikawa,Akira Fujimaki,Naofumi Takagi,Kazuyoshi Takagi,Mutsuo Hidaka Design and High-Speed Demonstration of Single-Flux-Quantum Bit-Serial Floating-Point Multipliers Using a 10kA/cm2 Nb Process. IEICE Transactions on Electronics,97-C,3,188-193 2014/03 Refereed English
K. Kobayashi; N. Takagi; K. Takagi Fast inversion algorithm in GF(2^m) suitable for implementation with a polynomial multiply instruction on GF(2) IET Computers and Digital Techniques,6,3,180-185 2012/05 Refereed English
Kazuhiro Nakamura,Ryo Shimazaki,Masatoshi Yamamoto,Kazuyoshi Takagi,Naofumi Takagi A VLSI Architecture with Multiple Fast Store-Based Block Parallel Processing for Output Probability and Likelihood Score Computations in HMM-Based Isolated Word Recognition. IEICE Transactions on Electronics,95-C,4,456-467 2012/04 Refereed English
T. Kainuma; Y. Shimamura; F. Miyaoka; Y. Yamanashi; N. Yoshikawa; A. Fujimaki; K. Takagi; N. Takagi; S. Nagasawa Design and implementation of component circuits of an SFQ half-precision floating-point adder using 10-kA/cm<sup>2</sup> Nb Process IEEE Transactions on Applied Superconductivity,21,3,827-830 2011/06 Refereed English
M. Tanaka; H. Akaike; A. Fujimaki; Y. Yamanashi; N. Yoshikawa; S. Nagasawa; K. Takagi; N. Takagi 100-GHz single-flux-quantum bit-serial adder based on 10-kA/cm<sup>2</sup> niobium process IEEE Transactions on Applied Superconductivity,21,3,792-796 2011/06 Refereed English
Kazuyoshi Takagi,Yuki Ito,Shota Takeshima,Masamitsu Tanaka,Naofumi Takagi Layout-Driven Skewed Clock Tree Synthesis for Superconducting SFQ Circuits. IEICE Transactions on Electronics,94-C,3,288-295 2011/03 Refereed English
Masamitsu Tanaka,Koji Obata,Yuki Ito,Shota Takeshima,Motoki Sato,Kazuyoshi Takagi,Naofumi Takagi,Hiroyuki Akaike,Akira Fujimaki Automated Passive-Transmission-Line Routing Tool for Single-Flux-Quantum Circuits Based on A* Algorithm. IEICE Transactions on Electronics,93-C,4,435-439 2010/04 Refereed English
K. Nakamura; M. Yamamoto; K. Takagi; N. Takagi A VLSI architecture for output probability computations of HMM-based recognition systems with store-based block parallel processing IEICE Transactions on Information and Systems,93-D,2,300-305 2010/02 Refereed English
K. Obata; K. Takagi; N. Takagi A clock scheduling algorithm for high-throughput RSFQ digital circuits IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,91-A,12,3772-3782 2008 Refereed English
K. Obata; K. Takagi; N. Takagi Logic synthesis method for dual-rail RSFQ digital circuits using root-shared binary decision diagrams IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,90-A,1,257-266 2007 Refereed English
Koji Obata,Kazuyoshi Takagi,Naofumi Takagi A Method of Sequential Circuit Synthesis Using One-Hot Encoding for Single-Flux-Quantum Digital Circuits. IEICE Transactions,90-C,12,2278-2284 2007 Refereed
N. Takagi; S. Kadowaki; K. Takagi A hardware algorithm for integer division using the SD2 representation IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,89-A,10,2874-2881 2006 Refereed English
Naofumi Takagi,Jun-ichi Yoshiki,Kazuyoshi Takagi A Fast Algorithm for Multiplicative Inversion in GF(2m) Using Normal Basis. IEEE Trans. Computers,50,5,394-398 2001 Refereed
H. Akaike; M. Tanaka; K. Takagi; I. Kataeva; R. Kasagi; A. Fujimaki; K. Takagi; M. Igarashi; H. Park; Y. Yamanashi; N. Yoshikawa; K. Fujiwara; S. Nagasawa; M. Hidaka; N. Takagi Design of single flux quantum cells for a 10-Nb-layer process Physica C: Superconductivity and its Applications,469,15-20,1670-1673 2009 Refereed English
S. Nagasawa; T. Satoh; K. Hinode; Y. Kitagawa; M. Hidaka; H. Akaike; A. Fujimaki; K. Takagi; N. Takagi; N. Yoshikawa New Nb multi-layer fabrication process for large-scale SFQ circuits Physica C: Superconductivity and its Applications,469,15-20,1578-1584 2009 Refereed English
H. Hara; K. Obata; H. Park; Y. Yamanashi; K. Taketomi; N. Yoshikawa; M. Tanaka; A. Fujimaki; N. Takagi; K. Takagi; S. Nagasawa Design, implementation and on-chip high-speed test of sfq half-precision floating-point multiplier IEEE Transactions on Applied Superconductivity,19,3,657-660 2009 Refereed English
H. Park; Y. Yamanashi; K. Taketomi; N. Yoshikawa; M. Tanaka; K. Obata; Y. Ito; A. Fujimaki; N. Takagi; K. Takagi; S. Nagasawa Design and implementation and on-chip high-speed test of SFQ half-precision floating-point adders IEEE Transactions on Applied Superconductivity,19,3,634-639 2009 Refereed English
M. Tanaka; K. Obata; K. Takagi; N. Takagi; A. Fujimaki; N. Yoshikawa A high-throughput single-flux quantum floating-point serial divider using the signed-digit representation IEEE Transactions on Applied Superconductivity,19,3,653-656 2009 Refereed English
T. Satoh; K. Hinode; S. Nagasawa; Y. Kitagawa; M. Hidaka; N. Yoshikawa; H. Akaike; A. Fujimaki; K. Takagi; N. Takagi Planarization process for fabricating multi-layer nb integrated circuits incorporating top active layer IEEE Transactions on Applied Superconductivity,19,3,167-170 2009 Refereed English
K. Fujiwara; S. Nagasawa; Y. Hashimoto; M. Hidaka; N. Yoshikawa; M. Tanaka; H. Akaike; A. Fujimaki; K. Takagi; N. Takagi Research on effective moat configuration for Nb multi-layer device structure IEEE Transactions on Applied Superconductivity,19,3,603-606 2009 Refereed English
M. Tanaka; Y. Yamanashi; N. Irie; H.-J. Park; S. Iwasaki; K. Takagi; K. Taketomi; A. Fujimaki; N. Yoshikawa; H. Terai; S. Yorozu Design and implementation of a pipelined 8 bit-serial single-flux-quantum microprocessor with cache memories Superconductor Science and Technology,20,11,S305-S309 2007 Refereed English
K. Obata; M. Tanaka; Y. Tashiro; Y. Kamiya; N. Irie; K. Takagi; N. Takagi; A. Fujimaki; N. Yoshikawa; H. Terai; S. Yorozu Single-flux-quantum integer multiplier with systolic array structure Physica C: Superconductivity and its Applications,445-448,1-2,1014-1019 2006 Refereed English
H. Onodera; M. Ikeda; T. Ishihara; T. Isshiki; K. Inoue; K. Okada; S. Kajihara; M. Kaneko; H. Kawaguchi; S. Kimura; M. Kuga; A. Kurokawa; T. Sato; T. Shibuya; Y. Shiraishi; K. Takagi; A. Takahashi; Y. Takeuchi; N. Togawa; H. Tomiyama; Y. Nakamura; K. Hamaguchi; Y. Miura; S.-I. Minato; R. Yamaguchi; M. Yamada; Y. Yuminaka; T. Watanabe; M. Hashimoto; M. Miyazaki Special section on VLSI Design and CAD Algorithms IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E89-A,12,3377- 2006 Refereed English
N. Takagi; D. Matsuoka; K. Takagi Digit-recurrence algorithm for computing reciprocal square-root IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E86-A,1,221-228 2003 Refereed English
Y. Watanabe; N. Takagi; K. Takagi A VLSI algorithm for division in GF(2<sup>m</sup>) based on extended binary GCD algorithm IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E85-A,5,994-999 2002 Refereed English
N. Takagi; J.-I. Yoshiki; K. Takagi A fast algorithm for multiplicative inversion in GF(2 <sup>m</sup>) using normal basis IEEE Transactions on Computers,50,5,394-398 2001 Refereed English
K. Takagi; H. Hatakeda; S. Kimura; K. Watanabe Exact minimization of free bdds and its application to pass-transistor logic optimization IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E82-A,11,2407-2413 1999 Refereed English
O. Ogawa; K. Takagi; Y. Itoh; S. Kimura; K. Watanabe Hardware synthesis from C programs with estimation of bit length of variables IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E82-A,11,2338-2346 1999 Refereed English
K. Nakamura; S. Kimura; K. Takagi; K. Watanabe Timing verification of sequential logic circuits based on controlled multi-clock path analysis IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E81-A,12,2515-2520 1998 Refereed English
K. Takagi; K. Nitta; H. Bouno; Y. Takenaga; S. Yajima Computational power of nondeterministic ordered binary decision diagrams and their subclasses IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences,E80-A,4,663-669 1997 Refereed English

  • <<
  • >>
Published Papers > International Society
(文系研究者の一般的な論文集への寄稿や単行本の分担執筆などは「著書等」を参照してください)
Authors Title Bibliography Date Peer-Review Language

  • <<
  • >>
Published Papers > Domestic Society
(文系研究者の一般的な論文集への寄稿や単行本の分担執筆などは「著書等」を参照してください)
Authors Title Bibliography Date Peer-Review Language

  • <<
  • >>
Published Papers > Other
(文系研究者の一般的な論文集への寄稿や単行本の分担執筆などは「著書等」を参照してください)
Authors Title Bibliography Date Peer-Review Language

  • <<
  • >>
Conference Presentation > Conference Presentation
(文系研究者の一般的な学会報告の業績は「講演等」を参照してください)
Authors Title Bibliography Date Peer-Review Language
松本 耕太朗, 高木 直史, 高木 一義 行列多項式$I+A+A^2+\dots+A^{N-1}$の計算における行列乗算回数 (計算理論とアルゴリズムの新潮流) 数理解析研究所講究録,1941,57-65 2015/04 Japanese
東 遼平, 高瀬 英希, 高木 一義, 高木 直史 プログラマブルSoCのためのシステム設計環境におけるフロントエンドの実装と事例評価(組込みハードウェア,組込み技術とネットワークに関するワークショップETNET2014) 電子情報通信学会技術研究報告. CPSY, コンピュータシステム,113,497,91-96 2014/03/08 Japanese
日高 一輝, 高木 一義, 高木 直史 C-8-17 単一磁束量子回路のためのマルチサイクルパスを考慮した遅延素子削減手法(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2011,2 2011/02/28 Japanese
鬼頭 信貴, 高木 一義, 高木 直史 C-8-16 SFQ論理回路のタイミング明示化表現法と論理シミュレーション(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2011,2 2011/02/28 Japanese
尾野 紀博, 中村 一博, 高木 一義, 高木 直史 二段階検証による順序回路の限定モデル検査の高速化手法(論理設計2,システムオンシリコンを支える設計技術) 電子情報通信学会技術研究報告. VLD, VLSI設計技術,110,432,159-164 2011/02/23 Japanese
竹島 将太, 高木 一義, 田中 雅光, 高木 直史 多層配線単一磁束量子回路のための遅延余裕割り当てに基づく配線順序を考慮した配線手法(物理設計,システムオンシリコンを支える設計技術) 電子情報通信学会技術研究報告. VLD, VLSI設計技術,110,432,123-128 2011/02/23 Japanese
中村 一博, 高木 一義, 高木 直史 投票高々1衝突化手法を用いた小面積画素並列ハフ変換回路の設計 (VLSI設計技術) 電子情報通信学会技術研究報告,110,316,85-90 2010/11/29 Japanese
田中 雅光, 高木 一義, 藤巻 朗 C-8-16 大規模単一磁束量子回路向け動的消費エネルギ計算ツールの検討(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2010,2 2010/08/31 Japanese
島村 泰浩, 貝沼 世樹, 宮岡 史滋, 山梨 裕希, 吉川 信行, 藤巻 朗, 高木 一義, 高木 直史, 永沢 秀一 C-8-15 10kA/cm^2Nb Processを用いたSFQ浮動小数点乗算器コンポーネント回路の動作評価(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2010,2 2010/08/31 Japanese
貝沼 世樹, 島村 泰浩, 宮岡 史滋, 吉川 信行, 藤巻 朗, 高木 一義, 高木 直史, 永沢 秀一 C-8-14 10kA/cm^2Nbプロセスを用いたSFQ半精度浮動小数点加算器のコンポーネント回路の動作実証(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2010,2 2010/08/31 Japanese
島村 泰浩, 貝沼 世樹, 宮岡 史滋, 山梨 裕希, 吉川 信行, 藤巻 朗, 高木 一義, 高木 直史 10kA/cm^2Nb Processを用いたSFQ浮動小数点乗算器の50GHzでの動作評価(信号処理基盤技術及びその応用,一般) 電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス,110,139,47-52 2010/07/15 Japanese
田中 雅光, 赤池 宏之, 藤巻 朗, 高木 一義, 吉川 信行, 永沢 秀一, 高木 直史 バイアス電源の高電圧化による単一磁束量子回路の高速化の検討(信号処理基盤技術及びその応用,一般) 電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス,110,139,37-40 2010/07/15 Japanese
鬼頭 信貴, 田中 雅光, 高木 一義, 高木 直史 単一磁束量子論理回路のための故障モデルとテストパターン生成手法の検討(信号処理基盤技術及びその応用,一般) 電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス,110,139,31-35 2010/07/15 Japanese
尾野 紀博, 中村 一博, 高木 一義, 高木 直史 順序回路の形式的検証におけるフォールスネガティブ削減のための回路変換(システム設計・高位論理設計,システムオンシリコンを支える設計技術) 電子情報通信学会技術研究報告. VLD, VLSI設計技術,109,462,157-162 2010/03/03 Japanese
川島 裕崇, 中村 一博, 高木 一義, 高木 直史 セル遅延モデルを用いた算術演算回路の信号遷移回数見積もり手法(システム設計・高位論理設計,システムオンシリコンを支える設計技術) 電子情報通信学会技術研究報告. VLD, VLSI設計技術,109,462,151-156 2010/03/03 Japanese
大野 真司, 高木 一義, 高木 直史 加算器の平均スイッチングエネルギーの解析的評価(低電力設計と回路設計技術,システムオンシリコンを支える設計技術) 電子情報通信学会技術研究報告. VLD, VLSI設計技術,109,462,103-107 2010/03/03 Japanese
鳥居 洸佑, 中村 一博, 高木 一義, 高木 直史 A-3-1 Sequential SATの高速化のためのm-Trieを用いた時間フレームを跨いだ状態併合(A-3.VLSI設計技術,一般セッション) 電子情報通信学会総合大会講演論文集,2010 2010/03/02 Japanese
島村 泰浩, 貝沼 世樹, 宮岡 史滋, 山梨 裕希, 吉川 信行, 藤巻 朗, 高木 直史, 高木 一義 C-8-15 10kA/cm^2Nbアドバンスドプロセスを用いたSFQ半精度浮動小数点乗算器の設計(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2010,2 2010/03/02 Japanese
田中 雅光, 高木 一義, 高木 直史 C-8-14 可変遅延素子を用いた単一磁束量子可変長シフトレジスタ(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2010,2 2010/03/02 Japanese
島崎 亮, 中村 一博, 高木 一義 TLDP法のパイプライン化による省メモリな連続単語音声認識回路 (集積回路) 電子情報通信学会技術研究報告,109,405,53-58 2010/01/28 Japanese
貝沼 世樹, 島村 泰浩, 宮岡 史滋, 山梨 裕希, 吉川 信行, 藤巻 朗, 高木 直史, 高木 一義 Nbアドバンストプロセスを用いた単一磁束量子浮動小数点演算器の設計(ディジタル,一般) 電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス,109,236,13-18 2009/10/13 Japanese
佐藤 元紀, 田中 雅光, 高木 一義, 高木 直史 パイプライン動作を考慮した単一磁束量子回路のための論理設計検証手法(ディジタル,一般) 電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス,109,236,1-6 2009/10/13 Japanese
島崎 亮, 中村 一博, 中林 直生, 高木 一義, 高木 直史 A-20-20 TLDP法の並列化による省メモリな連続単語音声認識回路(A-20. スマートインフォメディアシステム,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2009 2009/09/01 Japanese
貝沼 世樹, 朴 熙中, 山梨 裕希, 吉川 信行, 藤巻 朗, 高木 直史, 高木 一義 C-8-5 10kA/cm^2Nbプロセスを用いたSFQ半精度浮動小数点加算器のコンポーネント回路の設計(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2009,2 2009/09/01 Japanese
田中 雅光, 高木 一義, 高木 直史 C-8-2 単一磁束量子回路による冗長2進表現を用いたシストリックシリアル指数計算回路(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2009,2 2009/09/01 Japanese
佐藤 元紀, 田中 雅光, 高木 一義, 高木 直史 C-8-1 単一磁束量子回路のためのパイプライン検証手法(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2009,2 2009/09/01 Japanese
後藤 正之, 中村 一博, 高木 一義, 高木 直史 A-20-1 投票無衝突化と投票空間アクセス局所化による小面積画素並列ハフ変換回路(A-20.スマートインフォメディアシステム,一般セッション) 電子情報通信学会総合大会講演論文集,2009 2009/03/04 Japanese
成瀬 智啓, 中村 一博, 高木 一義, 高木 直史 A-3-6 Sequential SATにおける時間フレームを跨いだ状態併合(A-3.VLSI設計技術,一般セッション) 電子情報通信学会総合大会講演論文集,2009 2009/03/04 Japanese
長瀬 哲也, 高木 一義, 高木 直史 DS-1-7 配線遅延を考慮した回路モデル上での算術演算の計算複雑さ(DS-1. COMP学生シンポジウム,シンポジウムセッション) 電子情報通信学会総合大会講演論文集,2009,1,"S-33"-"S-34" 2009/03/04 Japanese
伊藤 祐喜, 高木 一義, 高木 直史 C-8-13 SFQ回路のためのレイアウトを考慮したスキューのあるクロック木の構成法(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2009,2 2009/03/04 Japanese
原 浩史, 小畑 幸嗣, 朴 熙中, 山梨 裕希, 武富 一博, 吉川 信行, 田中 雅光, 伊藤 祐喜, 藤巻 朗, 高木 直史, 高木 一義 C-8-10 SFQ浮動小数点乗算器の同期化および動作実証(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2009,2 2009/03/04 Japanese
貝沼 世樹, 朴 熙中, 武富 一博, 原 浩史, 山梨 裕希, 吉川 信行, 藤巻 朗, 高木 直史, 高木 一義 C-8-9 アドバンスドプロセスを用いたSFQ半精度浮動小数点加算器の高速化に関する検討(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2009,2 2009/03/04 Japanese
後藤 正之, 中村 一博, 高木 一義, 高木 直史 投票無衝突化手法を用いた小面積画素並列ハフ変換回路(応用,組込技術とネットワークに関するワークショップETNET2009) 電子情報通信学会技術研究報告. CPSY, コンピュータシステム,108,463,79-84 2009/02/26 Japanese
長瀬 哲也, 高木 一義, 高木 直史 配線遅延を考慮した回路モデル上での加算及び乗算の計算複雑さ 研究報告アルゴリズム(AL),2009,18,57-64 2009/02/26 Japanese
長瀬 哲也, 高木 一義, 高木 直史 配線遅延を考慮した回路モデル上でのハードウェアアルゴリズムの評価(システムレベル設計,デザインガイア2008-VLSI設計の新しい大地) 電子情報通信学会技術研究報告. VLD, VLSI設計技術,108,298,103-108 2008/11/10 Japanese
長瀬 哲也, 高木 一義, 高木 直史 配線遅延を考慮した回路モデル上でのハードウェアアルゴリズムの評価 情報処理学会研究報告. SLDM, [システムLSI設計技術],137,103-108 2008/11/10 Japanese
竹島 将太, 田中 雅光, 高木 一義, 高木 直史 多層配線単一磁束量子回路のための自動配線手法(単一磁束量子大規模集積回路技術の現状と将来展望、デジタル応用及び一般) 電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス,108,268,39-44 2008/10/23 Japanese
藤原 完, 永沢 秀一, 日高 睦夫, 吉川 信行, 田中 雅光, 赤池 宏之, 藤巻 朗, 高木 一義, 高木 直史 Nb多層デバイス構造用セルライブラリに向けた最適なモート構造の検討(単一磁束量子大規模集積回路技術の現状と将来展望、デジタル応用及び一般) 電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス,108,268,51-56 2008/10/23 Japanese
田中 雅光, 小畑 幸嗣, 高木 一義, 高木 直史, 吉川 信行 再構成可能なデータパスに向けた単一磁束量浮動小数点除算器の実証(単一磁束量子大規模集積回路技術の現状と将来展望、デジタル応用及び一般) 電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス,108,268,29-33 2008/10/23 Japanese
田中 雅光, 小畑 幸嗣, 伊藤 祐喜, 竹島 将太, 佐藤 元紀, 高木 一義, 高木 直史, 赤池 宏之, 藤巻 朗 C-8-9 A^*アルゴリズムに基づく単一磁束量子回路受動線路配線ツールの実装と評価(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2008,2 2008/09/02 Japanese
原 浩史, 小畑 幸嗣, 朴 煕中, 山梨 裕希, 武富 一博, 吉川 信行, 田中 雅光, 伊藤 祐喜, 藤巻 朗, 高木 直史, 高木 一義 C-8-12 SFQ半精度浮動小数点乗算器の試作と動作実証(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2008,2 2008/09/02 Japanese
永沢 秀一, 佐藤 哲朗, 日野出 憲治, 北川 佳廣, 日高 睦夫, 藤巻 朗, 赤池 宏之, 高木 一義, 高木 直史, 吉川 信行 C-8-13 Nb多層プロセスを用いて試作したシフトレジスタの測定評価(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2008,2 2008/09/02 Japanese
川島 裕崇, 柴岡 雅之, 高木 直史, 高木 一義 Karatsubaアルゴリズムに基づく小面積乗算器(VLSI設計技術とCAD) 電子情報通信学会論文誌. A, 基礎・境界,91,7,707-715 2008/07/01 Japanese
後藤 正之, 中村 一博, 浅田 啓一, 高木 一義, 高木 直史 投票メモリへのアクセスを局所化した並列ハフ変換回路の構成法(応用,組込技術とネットワークに関するワークショップETNET2008) 電子情報通信学会技術研究報告. CPSY, コンピュータシステム,107,558,79-84 2008/03/20 Japanese
田中 雅光, 小畑 幸嗣, 高木 一義, 高木 直史 C-8-22 単一磁束量子回路のフロアプラン設計支援に向けた配線遅延時間の推定(C-8. 超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2008,2 2008/03/05 Japanese
原 浩史, 小畑 幸嗣, 朴 熙中, 山梨 裕希, 武富 一博, 吉川 信行, 田中 雅光, 伊藤 祐喜, 藤巻 朗, 高木 直史, 高木 一義 C-8-18 SFQ半精度浮動小数点乗算器の設計と試作(C-8. 超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2008,2 2008/03/05 Japanese
永沢 秀一, 佐藤 哲朗, 日野出 憲治, 北川 佳廣, 日高 睦夫, 藤巻 朗, 赤池 宏之, 高木 一義, 高木 直史, 吉川 信行 C-8-7 超伝導SFQ回路のための新Nb多層プロセス(C-8. 超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2008,2 2008/03/05 Japanese
原 浩史, 小畑 幸嗣, 朴 熙中, 山梨 裕希, 武富 一博, 吉川 信行, 田中 雅光, 伊藤 祐喜, 藤巻 朗, 高木 直史, 高木 一義 SFQ半精度浮動小数点乗算器の設計と試作(デジタル,一般) 電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス,107,458,41-45 2008/01/18 Japanese
朴 熙中, 山梨 裕希, 武富 一博, 吉川 信行, 田中 雅光, 小畑 幸嗣, 伊藤 祐喜, 藤巻 朗, 高木 直史, 高木 一義 SFQ半精度浮動小数点加算器の設計と試作(デジタル,一般) 電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス,107,458,35-40 2008/01/18 Japanese
長瀬 哲也, 高木 一義, 高木 直史 配線遅延を考慮したハードウェアアルゴリズムの評価 電子情報通信学会技術研究報告. COMP, コンピュテーション,107,390,23-28 2007/12/07 Japanese
川島 裕崇, 中村 一博, 高木 直史, 高木 一義 部分積加算における信号遷移回数の削減による配列型乗算器の低消費エネルギー化設計 情報処理学会研究報告. SLDM, [システムLSI設計技術],132,103-108 2007/11/20 Japanese
川島 裕崇, 中村 一博, 高木 直史, 高木 一義 部分積加算における信号遷移回数の削減による配列型乗算器の低消費エネルギー化設計(消費電力2,デザインガイア2007-VLSI設計の新しい大地を考える研究会-) 電子情報通信学会技術研究報告. VLD, VLSI設計技術,107,335,31-36 2007/11/14 Japanese
田中 雅光, 小畑 幸嗣, 高木 一義, 高木 直史 C-8-9 単一磁束量子回路による冗長2進表現を用いたシストリック開平器の設計(C-8.超伝導エレクトロニクス,一般講演) 電子情報通信学会ソサイエティ大会講演論文集,2007,2 2007/08/29 Japanese
中村 一博, 高木 一義, 高木 直史 A-3-8 順序回路の形式的検証のための1-hotカウンタ検出手法(A-3.VLSI設計技術,一般講演) 電子情報通信学会ソサイエティ大会講演論文集,2007 2007/08/29 Japanese
小畑 幸嗣, 古田 卓也, 高木 一義, 高木 直史 C-8-10 シストリックアーキテクチャに基づく高スループットSFQビットシリアル浮動小数点乗算器(C-8.超伝導エレクトロニクス,一般講演) 電子情報通信学会ソサイエティ大会講演論文集,2007,2 2007/08/29 Japanese
中村 一博, 成瀬 智啓, 高木 一義, 高木 直史 論理回路のSATベース形式的検証の高速化のためのBDDを用いたCNF式生成手法(検証,組込技術とネットワークに関するワークショップETNET2007) 電子情報通信学会技術研究報告. CPSY, コンピュータシステム,106,602,61-66 2007/03/09 Japanese
小畑 幸嗣, 高木 一義, 高木 直史 C-8-11 冗長2進表現を用いたシストリックSFQ除算器(C-8.超伝導エレクトロニクス,一般講演) 電子情報通信学会総合大会講演論文集,2007,2 2007/03/07 Japanese
川島 裕崇, 高木 直史, 高木 一義 配線層数の乗算器の回路面積への影響について(演算回路/専用回路,システムオンシリコン設計技術並びにこれを活用したVLSI) 電子情報通信学会技術研究報告. VLD, VLSI設計技術,106,549,7-11 2007/03/02 Japanese
篠原 信仁, 高木 一義, 高木 直史 部分順序付き1回読み分岐プログラムのサイズの下界 電子情報通信学会技術研究報告. COMP, コンピュテーション,106,405,1-8 2006/11/27 Japanese
早川 京助, 高木 直史, 高木 一義 A-4-24 並列定数比較器を用いた非線形量子化処理の高速化(A-4.信号処理,一般講演) 電子情報通信学会ソサイエティ大会講演論文集,2006 2006/09/07 Japanese
川島 裕崇, 高木 直史, 高木 一義 A-3-8 Karatsuba乗算器の設計と評価(A-3.VLSI設計技術,一般講演) 電子情報通信学会ソサイエティ大会講演論文集,2006 2006/09/07 Japanese
小林 克希, 高木 直史, 高木 一義 A-3-7 GF(2^m)上の乗除算器のためのハードウェアアルゴリズム(A-3.VLSI設計技術,一般講演) 電子情報通信学会ソサイエティ大会講演論文集,2006 2006/09/07 Japanese
小林 謙太, 高木 直史, 高木 一義 A-3-6 素数判定のための試行除算回路(A-3.VLSI設計技術,一般講演) 電子情報通信学会ソサイエティ大会講演論文集,2006 2006/09/07 Japanese
田中 雅光, 入江 直樹, 小畑 幸嗣, 山梨 裕希, 朴 煕中, 藤巻 朗, 高木 一義, 高木 直史, 吉川 信行, 高井 昌彰 C-8-15 トルネードアーキテクチャに基づく単一磁束量子マイクロプロセッサのALUの改善(C-8.超伝導エレクトロニクス,一般講演) 電子情報通信学会ソサイエティ大会講演論文集,2006,2 2006/09/07 Japanese
小畑 幸嗣, 高木 一義, 高木 直史 A-3-10 単一磁束量子ディジタル回路のためのone-hot状態割り当てを用いた順序回路の構成法(A-3.VLSI設計技術,一般講演) 電子情報通信学会ソサイエティ大会講演論文集,2006 2006/09/07 Japanese
神谷 義章, 田中 雅光, 入江 直樹, 藤巻 朗, 小畑 幸嗣, 高木 一義, 高木 直史, 山梨 裕希, 秋本 彩, 朴 熙中, 吉川 信行, 高井 昌彰 C-8-12 トルネードアーキテクチャにおけるSFQマイクロプロセッサのデータパスの動作実証(C-8.超伝導エレクトロニクス,一般講演) 電子情報通信学会総合大会講演論文集,2006,2 2006/03/08 Japanese
木下 幸範, 中村 一博, 高木 一義, 高木 直史 A-3-3 2の補数乗算器に対応した加算ネットワークの抽出手法(A-3.VLSI設計技術,一般講演) 電子情報通信学会総合大会講演論文集,2006 2006/03/08 Japanese
鬼頭 信貴, 高木 一義, 高木 直史 C-8-9 SFQ回路のための配線面積を考慮したセルベース自動配置配線手法(C-8.超伝導エレクトロニクス,一般講演) 電子情報通信学会総合大会講演論文集,2006,2 2006/03/08 Japanese
山下 茂, 田中 克典, 高田 秀志, 小畑 幸嗣, 高木 一義 トランスダクション法に基づく単一磁束量子回路合成のためのフレームワーク 電子情報通信学会技術研究報告. CAS, 回路とシステム,105,504,43-48 2006/01/06 Refereed Japanese
小畑 幸嗣, 高木 一義, 高木 直史 C-8-9 クロック同期式SFQ回路のクロック木合成(C-8.超伝導エレクトロニクス,エレクトロニクス2) 電子情報通信学会ソサイエティ大会講演論文集,2005,2 2005/09/07 Japanese
神谷 義章, 田中 務光, 入江 直樹, 藤巻 朗, 小畑 幸嗣, 高木 一義, 高木 直史, 山梨 裕希, 秋本 彩, 朴 煕中, 吉川 信行, 高井 昌影 C-8-10 トルネードアーキテクチャにおけるSFQマイクロプロセッサのデータパスの設計(C-8.超伝導エレクトロニクス,エレクトロニクス2) 電子情報通信学会ソサイエティ大会講演論文集,2005,2 2005/09/07 Japanese
神谷 義章, 田中 雅光, 河本 智浩, 藤巻 朗, 小畑 幸嗣, 高木 一義, 高木 直史, 藤原 完, 山梨 裕希, 秋本 彩, 吉川 信行, 高井 昌彰 C-8-5 SFQマイクロプロセッサに向けたレジスタファイルの実証(C-8. 超伝導エレクトロニクス, エレクトロニクス2) 電子情報通信学会総合大会講演論文集,2005,2 2005/03/07 Japanese
小畑 幸嗣, 田代 善彦, 田中 雅光, 河本 智浩, 神谷 義章, 高木 一義, 高木 直史, 藤巻 朗 C-8-4 SFQ回路実現に向いた直並列型2の補数乗算器(C-8. 超伝導エレクトロニクス, エレクトロニクス2) 電子情報通信学会総合大会講演論文集,2005,2 2005/03/07 Japanese
小林 克希, 高木 直史, 高木 一義 A-3-2 反復回数を削減した拡張ユークリッド法に基づくGF(2^m)上の逆元算出アルゴリズム(A-3. VLSI設計技術, 基礎・境界) 電子情報通信学会総合大会講演論文集,2005 2005/03/07 Japanese
柴岡 雅之, 高木 直史, 高木 一義 A-3-1 Karatsubaアルゴリズムに基づく小面積並列乗算器(A-3. VLSI設計技術, 基礎・境界) 電子情報通信学会総合大会講演論文集,2005 2005/03/07 Japanese
小畑 幸嗣, 高木 一義, 高木 直史 2×2-Joinを用いた二線式RSFQ論理回路の設計手法(超伝導エレクトロニクス) 電子情報通信学会論文誌. C, エレクトロニクス,88,3,202-209 2005/03/01 Japanese
西海 尚伸, 伊藤 真紀, 吉川 信行, 小畑 幸嗣, 高木 一義, 高木 直史 BDDに基づくSFQ論理回路の新しい実現方法(エレクトロニクス・一般) 電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス,104,373,13-18 2004/10/15 Japanese
熊澤 文雄, 高木 直史, 武内 大輔, 高木 一義 浮動小数点ユークリッドノルム計算回路 電子情報通信学会論文誌,86,4,456-464 2004/08/01 Japanese
門脇 俊介, 高木 直史, 高木 一義 冗長2進数の絶対値計算を用いた整数除算回路(システム設計及び一般) 電子情報通信学会技術研究報告. VLD, VLSI設計技術,104,78,13-18 2004/05/20 Japanese
小林 克希, 高木 直史, 高木 一義 GF(2^m)上の逆元算出のための拡張ユークリッド法に基づくテーブルを用いたアルゴリズム(システム設計及び一般) 電子情報通信学会技術研究報告. VLD, VLSI設計技術,104,78,7-12 2004/05/20 Japanese
小畑 幸嗣, 高木 一義, 高木 直史 決定グラフを用いた二線式単一磁束量子回路の論理設計法 (計算機科学基礎理論の新展開) 数理解析研究所講究録,1375,137-143 2004/05 Japanese
澤田 有生, 中村 一博, 高木 一義, 高木 直史 A-3-14 省メモリ型HMM回路(A-3. VLSI設計技術) 電子情報通信学会総合大会講演論文集,2004 2004/03/08 Japanese
岡本 圭太, 中村 一博, 高木 一義, 高木 直史 A-3-13 次元数とフレーム数の変化に対応可能なHMM回路(A-3. VLSI設計技術) 電子情報通信学会総合大会講演論文集,2004 2004/03/08 Japanese
門脇 俊介, 高木 直史, 高木 一義 A-3-12 冗長2進数の絶対値計算を用いた減算シフト型整数除算回路(A-3. VLSI設計技術) 電子情報通信学会総合大会講演論文集,2004 2004/03/08 Japanese
小林 克希, 高木 直史, 高木 一義 D-1-3 テーブルを用いた拡張ユークリッド法に基づくGF(2^m)上の逆元算出アルゴリズム(D-1. コンピュテーション) 電子情報通信学会総合大会講演論文集,2004,1 2004/03/08 Japanese
藤巻 朗, 田中 雅光, 近藤 敏明, 河本 智浩, 神谷 義章, 小畑 幸嗣, 高木 一義, 高本 直史, 早川 尚夫, 藤原 完, 中島 直希, 山梨 裕希, 秋本 彩, 吉川 信行, 高井 昌彰, 萬 伸一, 寺井 弘高 SC-8-11 単一磁束量子マイクロプロセッサの開発(SC-8.超伝導SFQ回路技術の最近の進展) 電子情報通信学会総合大会講演論文集,2004,2,"S-32"-"S-33" 2004/03/08 Japanese
神谷 義章, 田中 雅光, 近藤 敏明, 河本 智浩, 藤巻 朗, 早川 尚夫, 小畑 幸嗣, 高木 一義, 高木 直史, 藤原 完, 中島 直希, 山梨 裕希, 秋本 彩, 吉川 信行, 高井 昌彰 C-8-12 SFQマイクロプロセッサに向けたトルネードアーキテクチャの提案(C-8.超伝導エレクトロニクス) 電子情報通信学会総合大会講演論文集,2004,2 2004/03/08 Japanese
河本 智浩, 近藤 敏明, 田中 雅光, 藤巻 朗, 早川 尚夫, 山梨 裕希, 中島 直希, 藤原 完, 吉川 信行, 高木 一義, 高木 直史, 高井 昌彰 C-8-10 SFQマイクロプロセッサに用いるコンパレータの設計(C-8.超伝導エレクトロニクス) 電子情報通信学会総合大会講演論文集,2004,2 2004/03/08 Japanese
小畑 幸嗣, 高木 一義, 高木 直史 C-8-1 二分決定グラフを用いた二線式単一磁束量子回路の論理設計法(C-8.超伝導エレクトロニクス) 電子情報通信学会総合大会講演論文集,2004,2 2004/03/08 Japanese
木村 和也, 大橋 岳洋, 高木 直史, 高木 一義 専用回路を用いたマイクロプロセッサにおけるパーミュテーションの高速化(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-) 電子情報通信学会技術研究報告. VLD, VLSI設計技術,103,476,133-137 2003/11/21 Japanese
小畑 幸嗣, 高木 一義, 高木 直史 C-8-11 単一磁束量子回路における二線式論理を用いた加算器及び比較器の設計 電子情報通信学会ソサイエティ大会講演論文集,2003,2 2003/09/10 Japanese
河瀬 朋範, 高木 直史, 高木 一義 倍精度浮動小数点指数関数計算回路の設計 情報処理学会研究報告計算機アーキテクチャ(ARC),2003,40,19-24 2003/05/08 Japanese
熊澤 文雄, 高木 直史, 武内 大輔, 高木 一義 浮動小数点ユークリッドノルム計算回路 電子情報通信学会論文誌. A, 基礎・境界,86,4,456-464 2003/04/01 Japanese
水野 知秀, 篠原 正行, 高木 一義, 高木 直史 乗算器および除算器IPの開発 電子情報通信学会技術研究報告. VLD, VLSI設計技術,102,476,199-204 2002/11/21 Japanese
熊澤 文雄, 高木 直史, 高木 一義 LC-2 浮動小数点3Dユークリッドノルム計算回路の設計と評価(C. アーキテクチャ・ハードウェア) 情報技術レターズ,1,45-46 2002/09/13 Japanese
熊澤 文雄, 高木 直史, 高木 一義 浮動小数点3Dユークリッドノルム計算回路 電子情報通信学会技術研究報告. ICD, 集積回路,101,470,1-6 2001/11/29 Japanese
松岡 大輔, 高木 直史, 高木 一義 平方根の逆数計算回路の設計と評価 電子情報通信学会技術研究報告. ICD, 集積回路,101,470,7-12 2001/11/29 Japanese
小川 雄史, 高木 一義, 高木 直史 算術演算回路のレイアウトのためのビットスライス構造の抽出 情報処理学会研究報告. SLDM, [システムLSI設計技術],103,45-50 2001/11/28 Japanese
熊澤 文雄, 高木 直史, 高木 一義 浮動小数点3Dユークリッドノルム計算回路 電子情報通信学会技術研究報告. VLD, VLSI設計技術,101,467,1-6 2001/11/22 Japanese
松岡 大輔, 高木 直史, 高木 一義 平方根の逆数計算回路の設計と評価 電子情報通信学会技術研究報告. VLD, VLSI設計技術,101,467,7-12 2001/11/22 Japanese
渡辺 恭章, 高木 直史, 高木 一義 Steinのアルゴリズムに基づく有限体上の除算アルゴリズム 電子情報通信学会技術研究報告. VLD, VLSI設計技術,101,144,95-102 2001/06/22 Japanese
広田 和也, 高木 一義, 高木 直史 k回読みl変数順序ブロック化分岐プログラムの計算能力について 電子情報通信学会技術研究報告. COMP, コンピュテーション,101,44,57-64 2001/05/10 Japanese
鬼頭 秀明, 高木 一義, 木村 晋二, 高木 直史 再構成可能部を持つJavaプロセッサにおけるハードウェアJIT機構の検討 情報処理学会研究報告システムLSI設計技術(SLDM),2000,111,35-40 2000/11/29 Japanese
鬼頭 秀明, 高木 一義, 木村 晋二, 高木 直史 再構成可能部を持つ Java プロセッサにおけるハードウェアJIT機構の検討 情報処理学会研究報告. SLDM, [システムLSI設計技術],98,35-40 2000/11/29 Japanese
甲斐 斉, 儘田 佳幸, 高木 直史, 高木 一義 二分決定グラフを用いた論理関数の分離的非単純分解アルゴリズム 情報処理学会研究報告. SLDM, [システムLSI設計技術],98,23-28 2000/11/29 Japanese
甲斐 斉, 儘田 佳幸, 高木 一義, 高木 直史 A-3-24 二分決定グラフを用いた論理関数の非単純分解アルゴリズム 電子情報通信学会ソサイエティ大会講演論文集,2000 2000/09/07 Japanese
鬼頭 秀明, 高木 一義, 木村 晋二, 高木 直史 A-3-16 再構成可能部を持つJavaプロセッサにおける高速化方式およびハードウェアJIT方式の検討 電子情報通信学会ソサイエティ大会講演論文集,2000 2000/09/07 Japanese
武内 大輔, 高木 一義, 高木 直史 A-3-14 三次元ベクトルのユークリッド・ノルム計算回路の設計 電子情報通信学会ソサイエティ大会講演論文集,2000 2000/09/07 Japanese
Takagi Kazuyoshi, Kimura Shinji A-3-1 Minimization Algorithm of Free BDDs Based on Depth-First Enumeration Proceedings of the Society Conference of IEICE,1999,0 1999/08/16 English
高木 一義, 朱 強, 丸岡 新治, 木村 晋二 SA-2-7 教育用16ビットパイプラインプロセッサの設計とチップ試作 電子情報通信学会総合大会講演論文集,1999,444-445 1999/03/08 Japanese
木田 裕之, 木村 晋二, 高木 一義, あべ松 竜盛, 渡邉 勝正 SA-2-6 再構成可能部を持つJavaプロセッサ 電子情報通信学会総合大会講演論文集,1999,442-443 1999/03/08 Japanese
小川 修, 高木 一義, 伊藤 康史, 木村 晋二, 渡邊 勝正 変数のビット長の最適化に基づくCプログラムからのハードウェアの生成 電子情報通信学会技術研究報告. VLD, VLSI設計技術,98,625,33-40 1999/03/04 Japanese
畠田 宏司, 高木 一義, 木村 普二, 渡邉 勝正 FBDDの厳密最小化とパストランジスタ論理の合成への応用 電子情報通信学会技術研究報告. VLD, VLSI設計技術,98,287,135-140 1998/09/22 Japanese
畠田 宏司, 高木 一義, 木村 晋二, 渡邉 勝正 パストランジスタ論理の合成のためのFBDDの厳密最小化 電子情報通信学会ソサイエティ大会講演論文集,1998 1998/09/07 Japanese
中村 一博, 木村 晋二, 高木 一義, 渡邉 勝正 順序回路の待ち状態に起因するフォールスパスの解析手法 電子情報通信学会技術研究報告. VLD, VLSI設計技術,97,577,71-78 1998/03/06 Japanese
中村 一博, 木村 晋二, 高木 一義, 渡邉 勝正 順序回路の待ち状態に起因するフォールスパスの解析とそれを用いたタイミング検証 電子情報通信学会総合大会講演論文集,1998 1998/03/06 Japanese
伊藤 康史, 平尾 誠, 高木 一義, 木村 晋二, 渡邉 勝正 汎用コプロセッサのDMAを用いたハードウェア/ソフトウェア協調動作法およびそのハードウェア部の最適化法について 電子情報通信学会技術研究報告. VLD, VLSI設計技術,96,556,17-22 1997/03/07 Japanese
平尾 誠, 伊藤 康史, 高木 一義, 木村 晋二, 渡辺 勝正 汎用コプロセッサのための最大遅延を保証するハードウエア設計手法の提案 電子情報通信学会ソサイエティ大会講演論文集,1996 1996/09/18 Japanese
伊藤 康史, 平尾 誠, 高木 一義, 木村 晋二, 渡辺 勝正 汎用コプロセッサを有する計算機システムのためのハードウェア/ソフトウエア協調設計手法 電子情報通信学会ソサイエティ大会講演論文集,1996 1996/09/18 Japanese
木村 晋二, 平尾 誠, 高木 一義, 渡邉 勝正 マルチクロック演算を考慮した論理回路のタイミング解析 電子情報通信学会技術研究報告. VLD, VLSI設計技術,96,201,53-58 1996/07/26 Japanese
高木 一義 二分決定グラフに基づく計算複雑さに関する未解決問題について(計算量理論の諸相 : その基礎的研究) 数理解析研究所講究録,943,56-62 1996/04 Japanese
TAKAGI Kazuyoshi, YAJIMA Shuzo Boolean Functions Represented by Polynomial Size OBDDs with Quantified Variables 電子情報通信学会秋季大会講演論文集,1994 1994/09/26 English
Takagi Kazuyoshi, Takagi Naofumi, Yajima Shuzo On Linear Arrangement Algorithms for Directed Acyclic Graphs IEICE technical report. Theoretical foundations of Computing,93,81,85-92 1993/05/27 English
高木 一義, 武永 康彦, 矢島 脩三 到達可能性及び充足可能性判定問題に対するメモリ型並列アルゴリズム 情報処理学会研究報告アルゴリズム(AL),1991,48,1-8 1991/05/29 Japanese
Nobutaka Kito, Kazuyoshi Takagi, Naofumi Takagi Timing-aware Description Methods and Gate-level Simulation of Single Flux Quantum Logic Circuits The 17t h Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2012) 2012/03/09 Refereed English
Kosuke Torii, Kazuhiro Nakamura, Kazuyoshi Takagi, Naofumi Takagi Backward Multiple Time-frame Expansion for Accelerating Sequential SAT The 17t h Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2012) 2012/03/08 Refereed English
Kazuyoshi Takagi, Naofumi Takagi Design Algorithms for Superconducting SFQ Logic Circuits Superconducting SFQ VLSI Workshop 2011 2011/10/18 English
Kazuyoshi Takagi, Motoki Sato, Masamitsu Tanaka, Naofumi Takagi A Verification Method of Pipeline Processing Behavior of Superconducting Single-Flux-Quantum Pulse Logic Circuits The 16th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2010) 2010/10 Refereed English
K. Nakamura; M. Yamamoto; K. Takagi; N. Takagi Fast and memory efficient VLSI architecture for output probability computations of HMM-based recognition systems Proceedings - IEEE International Symposium on Circuits and Systems,1688-1691 2008 Refereed English
S. Komatsu; K. Takagi; M. Fujita; K. Asada VLSI CAD education and exercise course with public domain tools Proceedings - MSE 2007: 2007 IEEE International Conference on Microelectronic Systems Education: Educating Systems Designers for the Global Economy and a Secure World,111-112 2007 Refereed English
K. Kobayashi; N. Takagi; K. Takagi An algorithm for inversion in GF(2<sup>m</sup>) suitable for implementation using a polynomial multiply instruction on GF(2) Proceedings - Symposium on Computer Arithmetic,105-112 2007 Refereed English
Y.-H. Jang; N. Takagi; K. Takagi; Y.-J. Kwon New countermeasures against power analysis attacks for koblitz curve cryptosystems 2006 International Conference on Computational Intelligence and Security, ICCIAS 2006,2,1303-1306 2007 Refereed English
N. Takagi; K. Takagi A VLSI algorithm for integer square-rooting 2006 International Symposium on Intelligent Signal Processing and Communications, ISPACS\\'06,626-629 2007 Refereed English
N. Takagi; S. Kadowaki; K. Takagi A hardware algorithm for integer division Proceedings - Symposium on Computer Arithmetic,140-146 2005 Refereed English
S. Kimura; H. Kida; K. Takagi; T. Abematsu; K. Watanabe An application specific Java processor with reconfigurabilities Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC,25-26 2000 Refereed English
Kazuhiro Nakamura; Kazuyoshi Takagi; Shinji Kimura; Katsumasa Watanabe Waiting false path analysis of sequential logic circuits for performance optimization IEEE/ACM International Conference on Computer-Aided Design, Digest of Technical Papers,392-395 1998 Refereed English

  • <<
  • >>
Conference Presentation > International Society
(文系研究者の一般的な学会報告の業績は「講演等」を参照してください)
Authors Title Bibliography Date Peer-Review Language
Y. Ando, M. Tanaka, K. Takagi, N. Takagi Design of an 8-bit bit-serial SFQ microprocessor CORE e4 with four registers Proc. 7th Superconducting SFQ VLSI Workshop (SSV 2014),111-115 2014/12 English
R. Numaguchi, T. Takahashi, N. Yoshikawa, Y. Yamanashi, A. Fujimaki, M. Tanaka, N. Takagi, K. Takagi Design of shift-register memories for SFQ micro processors COREe Proc. 7th Superconducting SFQ VLSI Workshop (SSV 2014),105-107 2014/12 English
R. Sato, K. Takata, M. Tanaka, A. Fujimaki, K. Takagi, N. Takagi Design and implementation of bit-serial SFQ microprocessor CORE e3 Proc. 7th Superconducting SFQ VLSI Workshop (SSV 2014),90-93 2014/12 English
M. Tanaka, K. Takata, R. Satoh, A. Fujimaki, T. Kawaguchi, Y. Ando, K. Takagi, N. Takagi, N. Yoshikawa Design of RSFQ microprocessors integrated with RAMs based on bit-serial processing Proc. 7th Superconducting SFQ VLSI Workshop (SSV 2014),2-7 2014/12 English
G. Tang, K. Takagi, N. Takagi Comparison of bit-slice arithmetic logic units for 32-bit RSFQ microprocessors Proc. 7th Superconducting SFQ VLSI Workshop (SSV 2014),39-44 2014/12 English
M. Moriya, K. Takagi, N. Takagi Minimum depth logic circuits for five-variable logic functions using three-input majority gates Proc. 7th Superconducting SFQ VLSI Workshop (SSV 2014),67-71 2014/12 English
K. Takata, M. Tanaka, A. Fujimaki, G. Tang, K. Takagi, N. Takagi Demonstration of 4-bit-parallel bit-slice ALU Proc. 7th Superconducting SFQ VLSI Workshop (SSV 2014),84-89 2014/12 English
T. Hatayama, H. Takase, K. Takagi, N. Takagi An allocation optimization method for partially-reliable instruction scratch-pad memory in embedded systems Proc. 11th International SoC Design Conference,118-119 2014/11 Refereed English
K. Aono, A. Iwata, H. Takase, K. Takagi, N. Takagi An operation scenario model for energy harvesting embedded systems and an algorithm to minimize the operation quality Proc. 2014 IEEE Intl Conf on High Performance Computing and Communications, 2014 IEEE 6th Intl Symp on Cyberspace Safety and Security, 2014 IEEE 11th Intl Conf on Embedded Software and Syst (HPCC,CSS,ICESS),554-557 2014/08 Refereed English
M. Tanaka, Y. Hayakawa, K. Takata, A. Fujimaki, Y. Ohmomo, T. Kawaguchi, K. Takagi, N. Takagi Design and implementations of component circuits for RSFQ bit-slice microprocessors Proc.6th Superconducting SFQ VLSI Workshop (SSV 2013),19-22 2013/11 English
Y. Ohmomo, K. Takagi, N. Takagi Logical design of bit-slice barrel shifter for 32-bit SFQ microprocessors Proc.6th Superconducting SFQ VLSI Workshop (SSV 2013),117-122 2013/11 English
T. Kawaguchi, K. Takagi, N. Takagi A design framework for SFQ circuits using clockless gates Proc.6th Superconducting SFQ VLSI Workshop (SSV 2013),123-127 2013/11 English
N. Kito, K. Takagi, N. Takagi Retiming of SFQ logic circuits for reduction of flip-flops Proc.6th Superconducting SFQ VLSI Workshop (SSV 2013) ,13-18 2013/11 English
N. Kito, K. Takagi, N. Takagi Retiming of single flux quantum logic circuits for flip-flop reduction Proc. 18th Workshop on Synthesis And System Integration Mixed Information technologies (SASIMI 2013),220-225 2013/10 Refereed English
A. Suda, H. Takase, K. Takagi, N. Takagi High-level synthesis for nested loop kernels with non-uniform dependencies Proc. 18th Workshop on Synthesis And System Integration Mixed Information technologies (SASIMI 2013),322-327 2013/10 Refereed English
T. Kato, Y. Yamanashi, N. Yoshikawa, A. Fujimaki, N. Takagi, K. Takagi, S. Nagasawa 60-GHz demonstration of an SFQ half-precision bit-serial floating-point adder using 10 ka/cm2 Nb process Proc. 14th International Superconductive Electronics Conference (ISEC 2013),1-3 2013/07 Refereed English
X. Peng, Y. Yamanashi, N. Yoshikawa, A. Fujimaki, K. Takagi, N. Takagi, S. Nagasawa Demonstration of SFQ half-precision floating-point multiplier using 10 ka/cm2 Nb process Proc. 5th Superconducting SFQ VLSI Workshop (SSV 2012),152-154 2012/12 English
M. Tanaka, K. Takagi, N. Takagi A high-throughput SFQ logarithm computing circuit using the radix-2 signed-digit representation Proc. 5th Superconducting SFQ VLSI Workshop (SSV 2012),118-121 2012/12 English
T. Kato, N. Yoshikawa, A. Fujimaki, N. Takagi, K. Takagi, S. Nagasawa Measurement of an SFQ half-precision floating-point adder using the 10 ka/cm2 Nb process Proc. 5th Superconducting SFQ VLSI Workshop (SSV 2012),45-47 2012/12 English
T. Kawaguchi, k. Takagi, N. Takagi A logic extraction method based on periodical pulse arrival model for formal verification of SFQ circuits Proc. 5th Superconducting SFQ VLSI Workshop (SSV 2012),33-36 2012/12 English
T. Kawaguchi, K. Takagi, N. Takagi PTL routing environment for SFQ circuits using a commercial router Proc. 7th Superconducting SFQ VLSI Workshop (SSV 2014),143-146 English
A. Suda; H. Takase; K. Takagi; N. Takagi A buffering method for parallelized loop with non-uniform dependencies in high-level synthesis Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics),8285 LNCS,PART 1,390-401 2013/12 Refereed English

  • <<
  • >>
Conference Presentation > Domestic Society
(文系研究者の一般的な学会報告の業績は「講演等」を参照してください)
Authors Title Bibliography Date Peer-Review Language
守家 大雄, 高木 一義, 高木 直史 3入力多数決ゲートを用いた5変数論理関数の最小段数回路 (計算理論とアルゴリズムの新潮流) 数理解析研究所講究録,1941,1-5 2015/04 Japanese
岩田 淳, 高瀬 英希, 高木 一義, 高木 直史 同一命令セットヘテロジニアスマルチコアのための消費エネルギーを削減するタスクスケジューリング 情報処理学会研究報告. EMB, 組込みシステム,2015,33,1-6 2015/03 Japanese
佐藤 諒, 高田 賢介, 田中 雅光, 藤巻 朗, 高木 一義, 高木 直史 C-8-10 機能を拡張した8ビットシリアル単一磁束量子マイクロプロセッサの設計(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2015,2 2015/02 Japanese
西村 翔, 高木 一義, 高木 直史 C-8-8 単一磁束量子回路のパルス到着タイミングを最適化する配置配線手法(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2015,2 2015/02 Japanese
高田 雄平, 高木 直史, 高木 一義 2つの浮動小数点積和演算器を用いた複素数乗算器 (コンピュータシステム) -- (デザインガイア2014 : VLSI設計の新しい大地) 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報,114,330,25-29 2014/11 Japanese
矢高 裕之, 高木 直史, 高木 一義 2つの浮動小数点倍精度加算器を用いた仮数部104ビット拡張倍精度加算器 (コンピュータシステム) -- (デザインガイア2014 : VLSI設計の新しい大地) 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報,114,330,19-23 2014/11 Japanese
岩田 淳, 高瀬 英希, 高木 一義 同一命令セットヘテロジニアスマルチコアに適したリアルタイムシステム向けタスクマイグレーション手法 (VLSI設計技術) -- (デザインガイア2014 : VLSI設計の新しい大地) 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報,114,328,63-68 2014/11 Japanese
田中 雅光, 高田 賢介, 高木 一義, 高木 直史, 藤巻 朗 C-8-12 単一磁束量子32ビットマイクロプロセッサに向けたビットスライスレジスタファイルの設計(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2014,2 2014/09 Japanese
高田 賢介, 田中 雅光, 藤巻 朗, 唐 光明, 高木 一義, 高木 直史 C-8-10 4ビット並列ビットスライス高スループットALUの動作実証(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2014,2 2014/09 Japanese
安藤 友紀, 高木 一義, 高木 直史, 山下 茂 C-8-9 RSBDDとBDDを併用した二線式SFQ論理回路の設計手法(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2014,2 2014/09 Japanese
守家 大雄, 高木 一義, 高木 直史 C-8-7 3入力多数決ゲートによる論理関数の最小段数回路の探索手法(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2014,2 2014/09 Japanese
松本 耕太朗, 高木 直史, 高木 一義 行列多項式I+A+A²+…+A[N-1]の計算における乗算回数について (コンピュテーション) 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報,114,199,23-27 2014/09 Japanese
畑山 拓也, 高瀬 英希, 高木 一義 部分的に高信頼なスクラッチパッドメモリを持つ組込みシステムにおける命令配置最適化 回路とシステムワークショップ論文集 Workshop on Circuits and Systems,27,410-415 2014/08 Japanese
田中 雅光, 大桃 由紀雄, 高木 一義, 高木 直史, 藤巻 朗 C-8-6 単一磁束量子32ビットマイクロプロセッサに向けたビットスライスバレルシフタの設計と実装(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2014,2 2014/03 Japanese
東 遼平, 高瀬 英希, 高木 一義, 高木 直史 プログラマブルSoCのためのシステム設計環境の検討とSW-HWインタフェース生成手法の実装(システム設計環境,FPGA応用及び一般) 電子情報通信学会技術研究報告. RECONF, リコンフィギャラブルシステム,113,418,191-196 2014/01 Japanese
須田 瑛大, 高瀬 英希, 高木 一義, 高木 直史 高位合成における非一様依存性を持つ入れ子ループ向けのバッファ構成手法(高位合成,デザインガイア2013-VLSI設計の新しい大地-) 電子情報通信学会技術研究報告. VLD, VLSI設計技術,113,320,251-256 2013/11 Japanese
加藤 泰一, 山梨 裕希, 吉川 信行, 藤巻 朗, 高木 直史, 高木 一義, 永沢 秀一 C-8-13 10kA/cm2 Nbプロセスを用いたSFQ半精度浮動小数点加算器の設計と高速動作実証(C-8.磁気記録・情報ストレージ,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2013,2 2013/09 Japanese
岩田 淳, 高瀬 英希, 高木 一義, 高木 直史 C-003 組込みシステム向けDVFSアルゴリズムのリアルタイムOSへの実装および比較評価(C分野:ハードウェア・アーキテクチャ,一般論文) 情報科学技術フォーラム講演論文集,12,1,315-318 2013/08 Japanese
西村 翔, 高木 一義, 高木 直史 C-8-23 単一磁束量子回路向けの論理ゲート配置手法(C-8.超伝導エレクトロニクス) 電子情報通信学会総合大会講演論文集,2013,2 2013/03 Japanese
加藤 泰一, 吉川 信行, 藤巻 朗, 高木 直史, 高木 一義, 永沢 秀一 C-8-4 10 kA/cm^2 Nbプロセスを用いたSFQ半精度浮動小数点加算器の高速動作実証(C-8.超伝導エレクトロニクス) 電子情報通信学会総合大会講演論文集,2013,2 2013/03 Japanese
田中 雅光, 竹島 将太, 高木 一義, 高木 直史, 藤巻 朗 C-8-3 多層配線単一磁束量子回路のためのタイミングを考慮した自動配線ッールによる8ビット並列加算器の評価(C-8.超伝導エレクトロニクス) 電子情報通信学会総合大会講演論文集,2013,2 2013/03 Japanese
伊藤 勇也, 高瀬 英希, 高木 一義, 高木 直史 浮動小数点演算器アレイの構成のための評価環境(演算機構,組込み技術とネットワークに関するワークショップETNET2013) 電子情報通信学会技術研究報告. CPSY, コンピュータシステム,112,481,253-258 2013/03 Japanese
須田 瑛大, 高瀬 英希, 高木 一義, 高木 直史 高位合成における多面体最適化のためのスレッド構成手法(動作合成,組込み技術とネットワークに関するワークショップETNET2013) 電子情報通信学会技術研究報告. CPSY, コンピュータシステム,112,481,121-126 2013/03 Japanese
荒木 達真, 高瀬 英希, 高木 一義, 高木 直史 高位合成における繰り返し回数未決定ループに対する投機実行手法(動作合成(2),デザインガイア2012-VLSI設計の新しい大地-) 電子情報通信学会技術研究報告. VLD, VLSI設計技術,112,320,99-104 2012/11 Japanese
彭 析竹, 島村 泰浩, 山梨 裕希, 吉川 信行, 藤巻 朗, 高木 一義, 高木 直史, 永沢 秀一 C-8-14 ISTEC 10kA/cm^2Nbプロセスを用いた単一磁束量子半精度浮動小数点乗算器の動作実証(C-8. 超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2012,2 2012/08 Japanese
加藤 泰一, 日名子 和也, 吉川 信行, 藤巻 朗, 高木 一義, 高木 直史, 永沢 秀一 C-8-13 10kA/cm^2Nbプロセスを用いたSFQ半精度浮動小数点加算器の測定と評価(C-8. 超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2012,2 2012/08 Japanese
川口 隆広, 高木 一義, 高木 直史 C-8-11 同期クロック方式のSFQ回路の静的タイミング解析手法(C-8. 超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2012,2 2012/08 Japanese
大桃 由起雄, 成瀬 遥平, 鬼頭 信貴, 高木 直史, 高木 一義 SFQ回路を用いたビットスライス浮動小数点加算器(信号処理基盤技術及びその応用,一般) 電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス,112,138,13-17 2012/07 Japanese
大野 真司, 高木 一義, 高木 直史 A-3-5 高位合成における配列アクセス順序最適化によるループ並列化(A-3.VLSI設計技術,一般セッション) 電子情報通信学会総合大会講演論文集,2012 2012/03 Japanese
成瀬 遥平, 鬼頭 信貴, 高木 一義, 高木 直史 C-8-14 SFQ回路におけるJTLとPTL混合配線のための回路分割手法(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2012,2 2012/03 Japanese
加藤 泰一, 島村 泰浩, 日名子 和也, 吉川 信行, 藤巻 朗, 高木 一義, 高木 直史, 永沢 秀一 C-8-10 10kA/cm^2Nbプロセスを用いたSFQ半精度浮動小数点加算器の設計と測定評価(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2012,2 2012/03 Japanese
川口 隆広, 高木 一義, 高木 直史 単一磁束量子回路の設計検証のための時刻付き論理式の等価性判定手法(回路/システム設計,システムオンシリコンを支える設計技術) 電子情報通信学会技術研究報告. VLD, VLSI設計技術,111,450,91-96 2012/02 Japanese
大野 真司, 高木 一義, 高木 直史 高位合成における潜在的並列性を利用した投機実行に基づくCDFG変換(動作レベル設計と配線手法,システムオンシリコンを支える設計技術) 電子情報通信学会技術研究報告. VLD, VLSI設計技術,111,450,55-60 2012/02 Japanese
永沢 秀一, 日野出 憲治, 佐藤 哲朗, 日高 睦夫, 藤巻 朗, 赤池 宏之, 吉川 信行, 高木 一義, 高木 直史 大規模SFQ回路のためのNb多層アドパンストプロセスの開発(超伝導エレクトロニクス基盤技術及び一般) 電子情報通信学会技術研究報告. SCE, 超伝導エレクトロニクス,111,230,37-42 2011/10 Japanese
川口 隆広, 高木 一義, 高木 直史 C-8-4 SFQ論理回路からの時刻付き論理式の抽出手法(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2011,2 2011/08 Japanese
島村 泰浩, 日名子 和也, 山梨 裕希, 吉川 信行, 藤巻 朗, 高木 一義, 高木 直史, 永沢 秀一 C-8-3 ISTEC 10kA/cm^2 Nbプロセスを用いた単一磁束量浮動小数点乗算器内のクロック供給法の改善と評価(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2011,2 2011/08 Japanese
永沢 秀一, 日野出 憲治, 佐藤 哲朗, 日高 睦夫, 藤巻 朗, 赤池 宏之, 吉川 信行, 高木 一義, 高木 直史 C-8-1 Nb-9層アドバンストプロセスを用いて試作したシフトレジスタの測定評価(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会ソサイエティ大会講演論文集,2011,2 2011/08 Japanese
鬼頭 信貴, 高木 一義, 高木 直史 単一磁束量子論理回路のためのタイミング故障のモデル化とテスト手法の検討 (システムLSI設計技術(SLDM) Vol.2011-SLDM-149) 情報処理学会研究報告,2010,6 2011/04 Japanese
島崎 亮, 中村 一博, 高木 一義 多重高速保存型一括並列処理による省メモリな音声認識用HMM計算回路 (コンピュータシステム) 電子情報通信学会技術研究報告,110,473,225-230 2011/03 Japanese
鬼頭 信貴, 高木 一義, 高木 直史 単一磁束量子論理回路のためのタイミング故障のモデル化とテスト手法の検討(ディペンダブルシステム,組込み技術とネットワークに関するワークショップETNET2011) 電子情報通信学会技術研究報告. CPSY, コンピュータシステム,110,473,51-56 2011/03 Japanese
川口 隆広, 高木 一義, 田中 雅光, 高木 直史 C-8-15 クロック入力が不要な論理ゲートを用いたSFQ論理回路の構成法(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2011,2 2011/02 Japanese
島村 泰浩, 貝沼 世樹, 宮岡 史滋, 山梨 裕希, 吉川 信行, 藤巻 朗, 高木 一義, 高木 直史, 永沢 秀一 C-8-12 ISTEC 10 kA/cm^2 Nbプロセスを用いた単一磁束量子浮動小数点乗算器の改良と動作評価(C-8.超伝導エレクトロニクス,一般セッション) 電子情報通信学会総合大会講演論文集,2011,2 2011/02 Japanese

  • <<
  • >>
Conference Presentation > Other
(文系研究者の一般的な学会報告の業績は「講演等」を参照してください)
Authors Title Bibliography Date Peer-Review Language
高木 一義 CT-1-5 超伝導デジタル回路の論理設計(CT-1.超伝導デジタル技術の展望,チュートリアルセッション,ソサイエティ) 電子情報通信学会総合大会講演論文集,2013,2,SS-15-SS-16 2013/03 Japanese

  • <<
  • >>
Lectures > Invited Lectures
(文系研究者の一般的な学会報告はこの項に収録されております)
Title Conference name Organization name Date Language

  • <<
  • >>
Lectures > Keynote Lectures
(文系研究者の一般的な学会報告はこの項に収録されております)
Title Conference name Organization name Date Language

  • <<
  • >>
Lectures > Panels
(文系研究者の一般的な学会報告はこの項に収録されております)
Title Conference name Organization name Date Language

  • <<
  • >>
Lectures > Public Talks
(文系研究者の一般的な学会報告はこの項に収録されております)
Title Conference name Organization name Date Language

  • <<
  • >>
Publications > Books
Authors Title Publisher Date Language

  • <<
  • >>
Publications > Translations
Authors Title Publisher Date Language

  • <<
  • >>
Publications > Other
Authors Title Publisher Date Language

  • <<
  • >>
Patents
Right holders Title Stage Patent number Date

  • <<
  • >>
External funds, competitive funds and Grants-in-Aid for Scientific Research(kaken)
Type Position Title(Japanese) Title(English) Period
基盤研究(B) Assignment テスト容易な演算回路の自動合成に関する研究 2008/04/-2011/03/
基盤研究(B) Assignment データ表現の工夫による高性能・高信頼浮動小数点演算器アレイに関する研究 2012/04/-2015/03/
基盤研究(C) Representative 先端デバイスを用いた論理回路の高信頼化タイミング設計手法の研究 2012/04/-2015/03/
基盤研究(C) Representative 超伝導デバイスを用いた論理回路のレイアウト設計手法に関する研究 2015/04/-2018/03/
Non-external, competitive funds or grants other than grants-in-aid for Scientific research (kaken)
System Main person Title(Japanese) Title(English) Period
JST CREST 高木直史 単一磁束量子回路による再構成可能な低電力高性能プロセッサ/単一磁束量子論理回路設計技術の開発 2006/10/-2013/03/
JST ALCA 藤巻朗 低エネルギー情報ネットワーク用光・磁気・超伝導融合システム/超伝導回路設計用CADの開発 2011/10/-2017/03/
Teaching subject(s)
Name(Japanese) Name(English) Term Department Period
オペレーティングシステム Operating Systems 前期 工学部 2012/04-2013/03
計算機科学実験及演習3 Computer Science Laboratory and Exercise 3 前期 工学部 2012/04-2013/03
集積システム入門 Introduction to Integrated System Engineering 後期 工学部 2012/04-2013/03
計算機科学実験及演習3 Computer Science Laboratory and Exercise 3 前期 工学部 2013/04-2014/03
集積システム入門 Introduction to Integrated System Engineering 後期 工学部 2013/04-2014/03
通信情報システム特別研究1 Advanced Study in Communications and Computer Engineering I 通年 情報学研究科 2013/04-2014/03
通信情報システム特別研究2 Advanced Study in Communications and Computer Engineering II 通年 情報学研究科 2013/04-2014/03
ハードウェアアルゴリズム Hardware Algorithm 後期 情報学研究科 2013/04-2014/03
計算機科学実験及演習2 Computer Science Laboratory and Exercise 2 後期 工学部 2014/04-2015/03
技術英語 Reading and Writing Scientific English 前期 工学部 2014/04-2015/03
計算機科学実験及演習3 Computer Science Laboratory and Exercise 3 前期 工学部 2014/04-2015/03
集積システム入門 Introduction to Integrated System Engineering 後期 工学部 2014/04-2015/03
通信情報システム特別研究1 Advanced Study in Communications and Computer Engineering I 通年 情報学研究科 2014/04-2015/03
通信情報システム特別研究2 Advanced Study in Communications and Computer Engineering II 通年 情報学研究科 2014/04-2015/03
ハードウェアアルゴリズム Hardware Algorithm 後期 情報学研究科 2014/04-2015/03
コンピュータ工学特別セミナー Seminar on Computer Engineering, Advanced 通年 情報学研究科 2014/04-2015/03
Advanced Study in CCE I Advanced Study in Communications and Computer Engineering I 通年 情報学研究科 2014/04-2015/03
Advanced Study in CCE II Advanced Study in Communications and Computer Engineering II 通年 情報学研究科 2014/04-2015/03
Advanced Study in CCE I Advanced Study in Communications and Computer Engineering I 通年 情報学研究科 2015/04-2016/03
Advanced Study in CCE II Advanced Study in Communications and Computer Engineering II 通年 情報学研究科 2015/04-2016/03
ハードウェアアルゴリズム Hardware Algorithm 後期 情報学研究科 2015/04-2016/03
コンピュータ工学特別セミナー Seminar on Computer Engineering, Advanced 通年 情報学研究科 2015/04-2016/03
計算機科学実験及演習3 Computer Science Laboratory and Exercise 3 前期 工学部 2015/04-2016/03
通信情報システム特別研究2 Advanced Study in Communications and Computer Engineering II 通年 情報学研究科 2015/04-2016/03
通信情報システム特別研究1 Advanced Study in Communications and Computer Engineering I 通年 情報学研究科 2015/04-2016/03
集積システム入門 Introduction to Integrated System Engineering 後期 工学部 2015/04-2016/03

  • <<
  • >>
Faculty management (title, position)
Title Period
計算機小委員会委員 2011/04/01-2012/03/31
情報セキュリティ作業委員会 2012/04/01-2013/03/31
計算機小委員会委員 2012/04/01-2013/03/31
情報セキュリティ委員会委員(幹事) 2012/04/01-2013/03/31
情報セキュリティ作業委員会 2013/04/01-2014/03/31
計算機小委員会委員 2013/04/01-2014/03/31
情報セキュリティ委員会委員(情報セキュリティ技術責任者) 2013/04/01-2014/03/31
情報セキュリティ作業委員会 2014/04/01-2015/03/31
計算機小委員会委員 2014/04/01-2015/03/31